登录
首页 » Verilog » FIFO_design

FIFO_design

于 2022-03-03 发布 文件大小:219.27 kB
0 70
下载积分: 2 下载次数: 1

代码说明:

FIFO 是首字母缩略词为第一次中,第一次出来,这是与相关的方式组织和操纵的抽象 相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或 为相互冲突的需求提供服务的订购过程的第一次来,先到先得 (FCFS) 行为: 哪里人 他们到达的顺序离开队列或等轮到在交通控制信号。 FCFS 也是 FIFO 操作系统调度算法,使每个进程的 CPU 的行话术语 他们来的顺序的时间。在更广泛的意义上,后进先出法或最后一次在第一次出的抽象是相反的 FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词 后进先出等 FILO (指最后一出)。本质上,两者都是一个更广义的列表的具体案件 (其中 可以访问任何位置)。区别在于不在列表中 (数据),但在访问内容的规则。其中一个 子类型将添加到一端,并从其他起飞,它的对面花和只在一端上放的东西。[] 1 从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO,站立 为上-火先出。优先队列是一个变体的队列的名称 FIFO,没有资格

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ad4003
    AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • sd模型
    说明:  完整的Verilog验证模型,包括设备完整的状态。(Complete verilog Verification Model)
    2020-06-16 09:00:01下载
    积分:1
  • 85375524AGC
    Matlab agc ʵ
    2010-04-22 21:54:28下载
    积分:1
  • FPGA
    Verilog学习例程EP2C5,内有跑马灯等18个程序(Verilog learning routines EP2C5, marquees and other 18 programs)
    2020-12-06 22:29:21下载
    积分:1
  • 8_BUS
    BUS documentation and map reffereces
    2020-06-25 19:40:02下载
    积分:1
  • Advanced-FPGA-Design
    Advanced FPGA Design - Architecture, Implementation, and Optimization(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2015-04-13 16:00:33下载
    积分:1
  • 基于FPGA的DDS
    基于FPGA的DDS。可以产生三种波形:正弦,方波,三角波。频率分辨率0.012Hz。频率从0至25MHz任意可调。(FPGA-based DDS. Can produce three waveforms: sine, square, triangle wave. Frequency resolution 0.012Hz. Frequency is adjustable from 0 to 25MHz.)
    2013-08-05 07:06:22下载
    积分:1
  • QC_LDPC_FPGA
    LDPC QC-LDPC 基于FPGA的QC-LDPC实现 论文(LDPC QC-LDPC FPGA-based QC-LDPC detailed implementation steps Thesis)
    2021-04-08 09:29:00下载
    积分:1
  • SRAM完整实现——verilog语言
    本代码基于Xilinx FPGA开发平台,采用Verilog语言编写,完整SRAM所有功能。已经过测试验证。
    2023-06-19 17:40:03下载
    积分:1
  • DATA_scramble
    扰码器的verilog实现,参考802.11a相关标准(Scrambler in verilog implementation)
    2009-12-20 16:44:15下载
    积分:1
  • 696518资源总数
  • 104444会员总数
  • 15今日下载