-
DDR_SDRAM控制器verilog代码
使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器
本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。
该实现运用了直接时钟控制技术来实现数据采集,并采用自动校准电路来调整数据线上的延
迟。
DDR SDRAM 器件是低成本、高密度的存储资源,在很多存储器供应商处均可获得。本参考设
计使用 SDRAM 器件和 DIMM 开发而成
- 2023-02-04 16:05:03下载
- 积分:1
-
i2C verilong slave&master 代码分析
I2C verilong code 详细代码分析,根据协议每一步都有分析,进过验证,代码分slave和master部分,代码比较成熟
- 2023-09-05 20:50:03下载
- 积分:1
-
data_rom
正弦信号发生器,用VHDL来完成,抗干扰能力较强,(Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,)
- 2009-07-15 22:44:02下载
- 积分:1
-
turbo
详细讲述TURBO码的FPGA实现原理,可作参考,不是码源(A detailed account of the FPGA implementation of principle of the TURBO code can be used as reference, not source code)
- 2012-05-01 13:12:59下载
- 积分:1
-
数控插补器设计
实现x轴,y轴的两项脉冲控制,利用圆弧插补法,基于verilog语言编程,很好的实现插补算法。程序可以在modelsim中仿真,显示所需输入输出信号及clk时钟、start开始、busy终止信号
- 2023-05-25 06:05:03下载
- 积分:1
-
Hardware-CNN-master
说明: Convolutional neural network code for fpga
- 2019-02-27 15:21:22下载
- 积分:1
-
SPI_UVM_VIP
说明: SPI协议的芯片验证VIP,用UVM搭建平台验证代码(Chip verification VIP of SPI protocol, build platform verification code with UVM)
- 2020-08-25 09:58:15下载
- 积分:1
-
game
反应速度测试小游戏,最小外设cpld游戏,带设计说明书(Reaction speed test games, the minimum peripheral cpld game, with design specifications)
- 2010-05-14 18:42:57下载
- 积分:1
-
FPGAm序列发生器
以DE2板子为开发平台,采用Verilog语言编程,实现了跳频通信中常用的扩频序列m编码的输出,设计采用Modelsim以及Quartus II自带逻辑分析仪验证设计的正确性,此设计已经用在某工程中,测试结果性能良好。
- 2022-02-14 04:13:22下载
- 积分:1
-
pingpangqiu
基于basys2的简单的乒乓球小游戏,通过ise13.4开发,使用语言VHDL,能够通过VGA在显示屏显示,能够实现双人对打,有计分功能。(Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.)
- 2014-07-04 01:42:00下载
- 积分:1