登录
首页 » Verilog » 数控插补器设计

数控插补器设计

于 2023-05-25 发布 文件大小:206.87 kB
0 41
下载积分: 2 下载次数: 1

代码说明:

实现x轴,y轴的两项脉冲控制,利用圆弧插补法,基于verilog语言编程,很好的实现插补算法。程序可以在modelsim中仿真,显示所需输入输出信号及clk时钟、start开始、busy终止信号

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VCS使用中文教程
    说明:  vcs中文使用教程,帮助你快速入门Linux下的VCS操作(VCs Chinese tutorial to help you get started with VCs operation under Linux)
    2020-07-01 23:00:02下载
    积分:1
  • 8bit-cpu
    VHDL由简单存储器,计数器等搭建最终实现8位的cpu设计(VHDL realization 8 of cpu design)
    2015-10-16 14:26:34下载
    积分:1
  • 同步FIFO的状态机实现
    简单状态机描述的同步FIFO,包括读写计数器,空满标志位的控制。可实现顺序读写数据,包括测试文件,仿真结果正确。 filelist:fifo.v,fifo_test.v
    2023-08-16 10:40:03下载
    积分:1
  • myAdc9248
    CycloneIV控制采样芯片AD9248-20MHz,VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)
    2017-01-31 21:55:26下载
    积分:1
  • check_net_test
    用来检查FPGA通过PHY发送数据时是否有掉帧的现象(FPGA is used to check whether the PHY sends the data out of the frame with the phenomenon of)
    2011-11-18 10:28:02下载
    积分:1
  • Verilog-HDL-tutorial
    verilog HDL经典的入门书籍,内容很详细,讲了许多实例,适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
    2013-10-08 20:21:51下载
    积分:1
  • verilog入门小程序
    FPGA的简单程序,关于有限状态机的设计与实现,可以让大家快速地对verilog开发有基本的认知
    2022-05-25 15:25:12下载
    积分:1
  • 时钟分频的 verilog
    时钟司程序测试所选定的值 (32 位)。填空 Altera QuartusII Verilog。
    2022-04-08 14:58:17下载
    积分:1
  • LCD_1602
    说明:  以ISE为开发环境,Verilog语言编写程序。功能:FPGA控制 LCD_1602动态显示秒表(In the development environment of ISE, Verilog language is used to write programs. Function: LCD_1602 dynamic display stopwatch controlled by FPGA)
    2020-06-20 00:00:02下载
    积分:1
  • BCH3
    BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)
    2021-01-26 11:58:36下载
    积分:1
  • 696518资源总数
  • 104292会员总数
  • 28今日下载