登录
首页 » Verilog » 基于verilog的fir滤波器设计

基于verilog的fir滤波器设计

于 2023-01-06 发布 文件大小:18.42 kB
0 70
下载积分: 2 下载次数: 2

代码说明:

1. 了解Fir滤波器的设计原理和其线性特性; 2. 学会使用Verilog语言编程实现Fir滤波器的设计; 3. 熟悉quarters ii编程环境,并能够在此平台上实现文本设计、编译,并能够调用modelsim仿真出Fir滤波器的波形图; 4. 熟悉matlab软件的FDAtool工具和简单设计。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FM
    说明:  使用Verilog HDL ,FM调制信号。(Using Verilog, HDL, and FM modulation signals.)
    2017-10-09 22:35:11下载
    积分:1
  • DDS_Dual_ports Verilog实现
    DDS_Dual_ports  Verilog实现,需要的可以下载实验,也可根据自身的需要修改,以求达到自身的目的
    2022-02-26 19:19:42下载
    积分:1
  • SkanMean
    Firmware for autotuning Sensor
    2015-06-25 20:01:36下载
    积分:1
  • freq_meter
    使用verilog写的频率计,可切换档位(Frequency counter using verilog write switch stalls)
    2012-12-08 00:54:56下载
    积分:1
  • 电压采集系统
    FPGA接AD模块通过数码管显示电压数据,将模拟信号转换成数字信号进而通过数码管实时显示电压,相当于一个简易的电压表。
    2022-06-01 05:05:07下载
    积分:1
  • [verilog]dcfifo_256x32
    双时钟域FIFO(This is self-defined Dual-Clock FIFO, using logic lut resources. Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y)
    2017-05-10 13:25:41下载
    积分:1
  • pwm
    实现pwm波的输出,按键可调占空比的,可通过连接pwm输出值led灯以检测占空比的变化(To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes )
    2020-12-20 21:19:08下载
    积分:1
  • 16QAM调制与解调的FPGA实现
    该源代码是实现14路并行的16QAM的调制,以及解调,其中还包含测试文件,已经在altera FPGA上面实现了其正确性,可以直接拿来使用。
    2022-06-11 17:29:04下载
    积分:1
  • sin signal generation based on fpga
    本项目可以使用ip产生正弦或余弦信号核心.if你需要像fsk或psk一样的调制,你可以根据需要改变输入我需要这个如果需要,nco可以产生sin或cos信号。
    2022-03-29 00:22:57下载
    积分:1
  • 16C550-driver
    C源碼16C550 串口驅動,使用中斷收送RS232資料(16C550 UART Driver)
    2020-11-24 19:49:32下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载