-
TimeQuest就一定要搞定
时序约束方面的经典文章，适合学习FPGA的初学者(A classic article on timing constraints, suitable for beginners to learn FPGA)
- 2018-02-28 11:08:32下载
- 积分：1
-
同步 fifo （先进先出）
FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中，第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类：移位寄存器 — — 与存储的数据字的恒定数目和因而，读和写操作之间的必要同步 FIFO 因为必须读取数据字，每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字，和由于内部结构，读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO
- 2023-06-25 07:05:04下载
- 积分：1
-
APB 总线
APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)
- 2017-08-22 16:04:06下载
- 积分：1
-
视频解码之RGB转YUV模块(Verilog)
资源描述
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
视频解码之RGB转YUV模块(Verilog)
- 2022-02-25 21:46:18下载
- 积分：1
-
一个verilog的MP3解码项目
//***********************************************************//data : 2007-07-11 11:30:00 //version : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish 2006// 2007-07-11 11:30:00 //***********************************************************
- 2022-09-17 13:05:02下载
- 积分：1
-
3.1.19-GEC2410_LCD_HZ
嵌入式的LCD的图片显示程序，是LCD最好的资料。(Embedded LCD picture display program is the best LCD data.)
- 2013-06-15 15:57:40下载
- 积分：1
-
verilog_422
标准RS422 Verilog源代码， 传输波特率可以修改， FPGA上可以工作(Standard RS422 verilog communication source code, buardrate can be updated and it is fully work in FPGA )
- 2021-04-06 14:29:02下载
- 积分：1
-
除頻器
altera Quartus Prime 15.1 Standard Edition的 I2C master code.
含除頻器
- 2022-04-26 20:55:17下载
- 积分：1
-
Manchester-code-of-VHDL-program
利用FPGA实现硬件的VHLD语言的Manchester code。(Hardware implementation using FPGA VHLD language Manchester code.)
- 2013-07-14 22:08:25下载
- 积分：1
-
SVPWM_method
给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)
- 2017-04-05 13:43:14下载
- 积分：1
