-
7_to_1-LVDS-dispaly-from-FLASH
该代码是基于verilog 实现的代码，可以用于对接受1080P的LVDS视频数据并处理后显示到各种规格的LCD屏幕上，且支持从FLASH中读取BMP的图片数据并实时显示到LCS屏幕(The code is based on the code verilog achieve, it can be used for receiving LVDS 1080P video and data processing displayed on a variety of LCD screen, and support for reading data the FLASH BMP images and real-time display to the LCS screen)
- 2016-02-18 14:06:22下载
- 积分：1
-
verilog实现有限域GF(28)弱对偶基乘法器
采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}
- 2022-07-03 03:48:26下载
- 积分：1
-
update-for-the-item-CVFX-C02
This is the update firmware for CVFX-C02, 7" motorized touch screen car dvd player gps
- 2013-06-30 03:39:08下载
- 积分：1
-
demo
NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)
- 2013-07-19 11:17:29下载
- 积分：1
-
LCD1602
这是一个LCD1602底层驱动代码，TI公司LM3S系列的(This is a LCD1602 underlying driver code, TI company LM3S series)
- 2013-10-30 16:40:45下载
- 积分：1
-
DDS FPGA开发下的verilog源代码
DDS_AD9854_for FPGA ,FPGA开发下的verilog源代码，信号发生器(DDS_AD9854_for FPGA, verilog source code, signal generator.)
- 2013-01-14 00:13:36下载
- 积分：1
-
DATA_Scramble
扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
- 2021-01-16 19:28:46下载
- 积分：1
-
29_ad9226_test
说明： 用Verilog编写ad_9866的相应程序，在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
- 2019-06-24 16:43:27下载
- 积分：1
-
PIP
基于FPGA的画中画处理PDF技术文档，采用SD卡里图片读出来做为底图，然后再图上叠加另外一个图片或者视频(Based on the FPGA picture in picture processing PDF technical documentation
)
- 2014-07-10 17:56:04下载
- 积分：1
-
uart-gen.rar
uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题，逻辑应该基本是没有问题的。但是如果转成外部通讯的话，看一下数据输入和输出时候的同步性。
2.用逻辑分析仪或者chipscope抓一下错误的数据，看能不能找到错误发生的规律。
3.请关注一下波特率的设置：在内部测试的时候是不是和外面接收时候一样，注意到波特率和频率的关系。
4.将ucf里面io试着换一下，查一下io的驱动能力，还有io最好不要悬空，接弱上拉看看。
- 2022-01-25 21:16:56下载
- 积分：1
