网站首页

用FPGA实现电子钟

于 2022-01-21 发布文件大小:236.22 kB

 0  55

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是用verilog语言所编写的一个数字时钟程序，并在FPGA开发板上运行成功。相比于其他语言，veilog语言更加简洁，因此此程序包括各个模块，可以在开发板上仿真。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sample_SPI
这是一个瑞萨R78/G13的SPI演示程序，详细的放置了说明，很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)

2013-09-03 02:59:19下载

积分：1
加减法器
可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)

2017-07-19 20:52:42下载

积分：1
Exercise4
说明： AES TSAPI Retrieve Event in Non-blocking Mode

2019-05-07 20:04:58下载

积分：1
shizhong
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)

2014-01-09 18:29:40下载

积分：1
cla - Copy
说明： ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

2019-03-19 01:35:37下载

积分：1
8阶的FIR的Verilog hdl实现
使用matlab的simulink工具滤波器功能实现了FIR系数的计算，同时使用verilog hdl实现了功能仿真，通过调试在Xilinx的ZEDBOARD板子上实现了结果，使得FIR的应用得以在硬件上实现，调试和注解有写。

2022-03-24 14:30:01下载

积分：1
daojishi
用VHDL实现60秒倒计时的功能倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)

2021-05-07 07:28:36下载

积分：1
cmsdk_apb_timer
说明：关于计时器 verilog语言，采用arm架构的m3，可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)

2021-04-26 12:38:45下载

积分：1
microsemi
说明： microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)

2021-03-31 10:09:09下载

积分：1
cfo_correction
说明： OFDM载波同步，Verilog编写，完全正确！！！(verilog )

2020-11-05 21:39:50下载

积分：1

696518资源总数
104305会员总数
11今日下载

用FPGA实现电子钟

0 个回复

热门标签

热门下载