shizhong
于 2014-01-09 发布
文件大小:2KB
0 50
下载积分: 1
下载次数: 2
代码说明：
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
