登录
首页 » VHDL » dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

于 2022-12-25 发布 文件大小:78.72 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 速率发生器
    应用背景通用模块,以产生可重构的源时钟频率的传输速率。该模块可用于UART,自定义串口协议等。提供一个时钟发生器模块产生可选 ;-波特利率和;——时钟源(可选择分因素) ;还产生接收 ;——时钟的16倍,8倍,倍,倍的传输波特率 ;关键技术UART,VHDL,FPGA,CPLD programmanle逻辑器件。设备无关的代码
    2023-01-24 03:05:04下载
    积分:1
  • AD9957
    ad9957的资料,内含有命令字生成器,适合使用该芯片的开发人员(ad9957 data, contains the command word generator for developers using the chip)
    2011-10-27 22:06:55下载
    积分:1
  • sender的verilog 利用fpga实现
    sender的verilog 利用fpga实现-sender using the Verilog FPGA realize
    2022-05-26 20:43:04下载
    积分:1
  • cpu_code_8051
    vhdl code for 8051 processor
    2010-06-25 15:16:07下载
    积分:1
  • I2C-AT24C02
    I2C总线芯片AT24C02程序设计 C++编程(I2C bus AT24C02 chip program design)
    2013-05-27 15:01:08下载
    积分:1
  • msp430x41x
    低电源电压范围为1.8 V至3.6 V 超低功耗: - 主动模式:280μA,在1 MHz,2.2伏 - 待机模式:1.1μA - 关闭模式(RAM保持):0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构, 125 ns指令周期时间 12位A/ D转换器具有内部 参考,采样和保持,并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时器A 捕捉/比较寄存器 片上比较器 串行通信接口(USART), 选择异步UART或 同步SPI软件: - 两个USART(USART0 USART1)的† - 一个USART(USART0)‡ 掉电检测 电源电压监控器/监视器 可编程电平检测 串行板载编程, 无需外部编程电压 安全可编程代码保护 融合(Low Supply-Voltage Range, 1.8 V to 3.6 V Ultralow-Power Consumption: − Active Mode: 280 µ A at 1 MHz, 2.2 V − Standby Mode: 1.1 µ A − Off Mode (RAM Retention): 0.1 µ A Five Power Saving Modes Wake-Up From Standby Mode in Less Than 6 µ s 16-Bit RISC Architecture, 125-ns Instruction Cycle Time 12-Bit A/D Converter With Internal Reference, Sample-and-Hold and Autoscan Feature 16-Bit Timer_B With Three† or Seven‡ Capture/Compare-With-Shadow Registers 16-Bit Timer_A With Three Capture/Compare Registers On-Chip Comparator Serial Communication Interface (USART), Select Asynchronous UART or Synchronous SPI by Software: − Two USARTs (USART0, USART1)† − One USART (USART0)‡ Brownout Detector Supply Voltage Supervisor/Monitor With Programmable Level Detection Serial Onboard Programming, No External Programming Voltage Needed Programmable Code Protection by Security Fuse)
    2012-05-31 15:26:33下载
    积分:1
  • 比较实用的ps2键盘源码 可以在SOPC中进行添加组件 以实现自己所需的功能...
    比较实用的ps2键盘源码 可以在SOPC中进行添加组件 以实现自己所需的功能-Comparison of practical ps2 keyboard source code can be carried out in the SOPC components add to the functionality required to realize their own
    2023-01-08 03:55:02下载
    积分:1
  • 用max+plusII编写的vhdl程序 乒乓球游戏机
    用max+plusII编写的vhdl程序 乒乓球游戏机-with max plusII vhdl procedures for the preparation of the table tennis game
    2022-03-04 06:41:57下载
    积分:1
  • 伪随机二进制序列无符号 17 位计数器
    这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。
    2022-02-15 14:03:54下载
    积分:1
  • Flash
    说明:  FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)
    2020-06-22 21:40:01下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载