-
sample_tcam.tar
verilog RTL code for simple TCAM
- 2014-06-25 15:50:08下载
- 积分:1
-
DDS
文利用直接数字频率合成器(DDS)与CPLD技术和单片机控制技术,研制和
设计了高分辨率、高稳定度的函数信号发生(Wen using direct digital frequency synthesizer (DDS) and CPLD technology and single-chip microcomputer control technology, development and
Design of high resolution, high stability function of the signal
)
- 2013-08-27 14:20:22下载
- 积分:1
-
tdma_code
tdma参数化模块。可以自动生成2的n次的tdma哥时隙,用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)
- 2013-09-03 21:52:51下载
- 积分:1
-
AD_TLC549驱动程序
AD_TLC549驱动程序,Verilog开发,输出控制led点亮。
- 2023-07-21 05:35:03下载
- 积分:1
-
RS485
verilog开发FPGA,实现RS485串口通信(RS485 driver for FPGA )
- 2021-02-08 06:49:54下载
- 积分:1
-
uartuart
uartuartuartuartuartuartuart 基于安排不
- 2022-02-09 16:34:47下载
- 积分:1
-
3M
说明: 在FPGA实验操作系统实现ASK,FSK,PSK的调制解调,基带信号由M序列发生器产生,经过AD模块在示波器上进行显示,精油DA模块在同一块实验板上进行解调操作,生成信号控制LED灯的亮灭,并与调制输出信号在示波器上同时展示,并进行对比。基带信号为3MHz。(In the FPGA operating system experiment implementation ASK, FSK, PSK modulation and demodulation of the baseband signal generated by the M sequence generator, through the AD module on the oscilloscope display module, oil DA demodulation operation in the same block experiment board, the signal generation control LED lights off, and the modulated output signal displayed on the oscilloscope at the same time, and compared.)
- 2018-02-09 20:07:01下载
- 积分:1
-
mealyfsm sequence detector
有限状态机(FSM)或有限状态自动机(复数:自动机),或简称状态机,是用于设计计算机程序和时序逻辑电路的计算数学模型。它被认为是一个抽象的机器,可以处于有限个状态之一。机器一次只处于一种状态;它在任何给定时间处于的状态称为当前状态。当tr启动时,它可以从一种状态改变到另一种状态
- 2022-01-30 11:45:29下载
- 积分:1
-
Verilog串口UART程序
网上关于RS-232的异步收发介绍得很多,最近没事学着摸索用ModelSim来做时序仿真,就结合网上的参考资料和自己的琢磨,做了这个东西。
- 2022-01-26 07:33:30下载
- 积分:1
-
hls_bluebook
非常好的catapult学习书, catabult 可用于高级综合,由c产生vhdl/verilog(very nice book for catabult study)
- 2011-08-18 16:15:08下载
- 积分:1