网站首页

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~

于 2022-11-11 发布文件大小:2.07 kB

 0  140

下载积分: 2 下载次数: 1

我要下载

代码说明：

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vhdl 数字时钟设计
资源描述 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言现在利用vhdl语言，通过原件例化语句，来编写一个数字时钟

2022-02-15 16:13:59下载

积分：1
newlin-pwm
VHDL 源码模块，可以实现最经典原PWM，可以用于电源，电机的控制()

2020-11-26 10:09:31下载

积分：1
8位7段LED显示源码，扫描显示，稳定高效
8位7段LED显示源码，扫描显示，稳定高效-seven of the eight LED source, scanning, stable and efficient

2022-02-15 21:05:29下载

积分：1
任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。...
任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。-Arbitrary base frequency Verilog code, after compilation, the figures can be amended to change the frequency.

2022-08-10 12:37:41下载

积分：1
qiangda
基于FPGA的抢答器程序，VHDL 语言描述。(FPGA)

2010-11-06 11:13:17下载

积分：1
my
说明： 64位数据的CRC-32校验的，Verilog实现，算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)

2011-09-17 19:36:16下载

积分：1
Spartan-6-PCIE_tutorial2
xilinx spartan 6 pcie 仿真教程，v2.4版本，主要是讲解如何使用pcie core和自己的用户逻辑级联仿真。(xilinx spartan 6 pcie sim tutorial ，tell readers how to sim using pcie core and user app logic,tool:questasim)

2020-11-23 19:19:34下载

积分：1
基于EPM1270的VGA显示器接口源码Verilog
基于EPM1270的VGA显示器接口源码Verilog-Based on the EPM1270

2022-03-24 16:21:09下载

积分：1
VHDLcoding
本文件时VHDL的各种编写规范，有助于开发者在平时养成好的编码习惯(This document, the various write VHDL specification, helps developers to develop good coding habits in peacetime)

2009-11-20 11:44:58下载

积分：1
add16
designing of 16 bit adder using 4 bit adder using verilog code

2012-09-10 14:40:32下载

积分：1

696518资源总数
106227会员总数
11今日下载

24,60,100进制的计数器，还有数字时钟，欢迎下载哦~

0 个回复

热门标签

热门下载