登录
首页 » VHDL » 24,60,100进制的计数器,还有数字时钟,欢迎下载哦~

24,60,100进制的计数器,还有数字时钟,欢迎下载哦~

于 2022-11-11 发布 文件大小:2.07 kB
0 78
下载积分: 2 下载次数: 1

代码说明:

24,60,100进制的计数器,还有数字时钟,欢迎下载哦~-24,60,100 229 of the counter, digital clock also welcome to download oh ~

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mp3codec
    it is used to compile codec
    2009-03-04 17:00:53下载
    积分:1
  • A brief introduction of direct digital frequency synthesis (DD S), the use of DD...
    简单介绍了直接数字频率合成技术(DD S),利用DDS设计任意 波形发生器,其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave, sawtooth waveform etc.
    2022-04-02 02:31:45下载
    积分:1
  • d ,t flip flop
    该程序是在d,t,jk触发器上用vhdl语言编写的
    2022-08-23 17:17:57下载
    积分:1
  • 实现在屏幕上显示绿色和红色相间的水平条纹
    实现在屏幕上显示绿色和红色相间的水平条纹。其中,vga_640x480模块将产生行同步信号hsyn和场同步信号 vsync; vga_stripes模块将产生red、green和blue三个输出。(The horizontal stripes of green and red are displayed on the screen. Among them, vga_640x480 module will produce line synchronization signal Hsyn and field synchronization signal vsync; vga_stripes module will produce red, green and blue three outputs.)
    2020-06-24 02:00:02下载
    积分:1
  • Simulate
    FPGA控制AD逐点采集信号,并将AD转换后的数据串行发送出去。(FPGA to control the signal sampling point by point AD, AD conversion and serial data sent.)
    2021-04-14 21:08:55下载
    积分:1
  • 通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。
    通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。 -Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.
    2022-05-22 23:15:29下载
    积分:1
  • DS1302
    说明:  本代码是控制DS1302的VHDL代码,浅显易懂,方便修改,注意看data sheet,保证时钟和各个延迟满足要求即可(This code is to control the DS1302' s VHDL code, easy to understand, easy changes, note the data sheet, ensure the clock and can meet the requirements of the various delays)
    2020-10-22 14:57:23下载
    积分:1
  • 电子闹钟:基于fpga的电子闹钟设计,采用模块化方式
    电子闹钟:基于fpga的电子闹钟设计,采用模块化方式-Electronic alarm: FPGA-based electronic alarm clock design, modular approach
    2022-02-06 03:24:59下载
    积分:1
  • 这是led流水灯的vhdl描述,很好的啊
    这是led流水灯的vhdl描述,很好的啊-led s hdl describe
    2022-07-02 00:45:42下载
    积分:1
  • verilog实现ALU的源代码,并提供了详细的测试平台!
    verilog实现ALU的源代码,并提供了一个详细的测试平台!-achieve ALU Verilog source code, and provide a detailed test platform!
    2022-03-15 13:01:46下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载