登录
首页 » VHDL » 32位元浮点数加法器,用于以VHDL编写的32位元CPU

32位元浮点数加法器,用于以VHDL编写的32位元CPU

于 2022-10-08 发布 文件大小:2.24 kB
0 55
下载积分: 2 下载次数: 1

代码说明:

32位元浮点数加法器,用于以VHDL编写的32位元CPU-32 bits floating-point Add

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • i2s串行线广泛用于音频通信中,这里包括了master和slave的代码.
    i2s串行线广泛用于音频通信中,这里包括了master和slave的代码.-i2s serial lines widely used in audio communication, here including the master and slave codes.
    2022-04-15 12:56:02下载
    积分:1
  • 基于BASYS开发板的波形发生器和示波器设计
    基于BASYS开发板的波形发生器和示波器设计,可以在显示器上显示波形,共有三角波方波锯齿波正弦波四种
    2022-08-22 23:42:24下载
    积分:1
  • CIC
    Efficient CIC filter Implementation using VHDL
    2010-11-19 08:54:23下载
    积分:1
  • dec
    A Dec example written in VHDL.
    2009-09-23 08:57:25下载
    积分:1
  • 基于altera ep2c8双口RAM
    基于altera ep2c8双口RAM -Altera ep2c8-based dual-port RAM
    2022-11-19 05:15:04下载
    积分:1
  • waveform-generator-o-VHDL-program
    实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 (Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is controlled), can store arbitrary waveform feature data and can to reproduce the waveform, it can perform- all kinds of linear superposition of the output waveform.)
    2009-10-08 09:56:59下载
    积分:1
  • :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed...
    :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。-: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.
    2023-05-15 07:15:03下载
    积分:1
  • Elevator designed to control the lift design 6 original VHDL language
    电梯的设计・用来控制6层的电梯设计原来・VHDL语言-Elevator designed to control the lift design 6 original VHDL language
    2022-02-06 15:18:21下载
    积分:1
  • suzimiaobiao
    数字秒表的实现,我还写个具体的过程要求等,(there is function of clock,it very useful)
    2011-09-20 14:28:30下载
    积分:1
  • memristor
    忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)
    2020-11-29 17:09:31下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载