登录
首页 » VHDL » :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed...

:采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed...

于 2023-05-15 发布 文件大小:1.48 MB
0 64
下载积分: 2 下载次数: 1

代码说明:

:采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。-: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • A-law Encoder (VHDL)
    2022-01-21 03:32:31下载
    积分:1
  • Add_sub_struc
    8位加减器,八位减法器与加法器,用过一个控制端可以自由变换,采用移位加法方式,用途广泛,利用减法位补码加法的理论实现。(8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition theory to achieve.)
    2012-05-14 20:36:26下载
    积分:1
  • ytupn
    Very suitable for the study using computer vision, Analysis of the signal time domain, frequency domain, cepstrum, cyclic spectrum, etc. The performance of the program has reached a high level.
    2017-09-02 18:07:13下载
    积分:1
  • Viterbi译码器IP核,可以直接编译使用
    viterbi译码器的IP核,可以直接编译使用-viterbi decoder IP core, the compiler can directly use
    2023-01-24 09:35:04下载
    积分:1
  • 7段数码显示译码器
    7段数码显示译码器-seven of the digital display decoder
    2022-01-26 04:02:10下载
    积分:1
  • 16ChannelDeserializer
    说明:  LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • VLSI加法器
    全加器的vhdl程序及其仿真图像.by利用它可以方便、准确地得到输出
    2022-07-17 20:12:42下载
    积分:1
  • verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,...
    verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,
    2022-04-19 00:17:00下载
    积分:1
  • 使用vhdl语言编写的100个常用程序的例子
    使用vhdl语言编写的100个常用程序的例子-The use of VHDL language 100 examples of commonly used procedures
    2022-08-18 05:39:29下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • 696518资源总数
  • 104432会员总数
  • 16今日下载