登录
首页 » VHDL » 学生基本Verilog

学生基本Verilog

于 2022-09-22 发布 文件大小:7.84 MB
0 53
下载积分: 2 下载次数: 1

代码说明:

basic verilog for students

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准...
    6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard
    2023-09-01 12:35:04下载
    积分:1
  • NAND_flash_verilog_vhdl
    很好的NAND Flash 硬件驱动语言,支持VHDL和verilog 语言方便移植,如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address bus, data bus, error status signal, control and handshake signals for the user......)
    2021-03-08 22:59:28下载
    积分:1
  • FPGA verilog代码
    说明:  数电实验FPGA verilog代码,包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
    2020-04-29 11:16:05下载
    积分:1
  • 源实现YUV到RGB的转换
    THE SOURCE REALIZE THE TRANSFORMATION FROM YUV TO RGB
    2022-06-16 04:19:46下载
    积分:1
  • Writing-a-VHDL-Testbench
    《编写VHDL测试概述》的英文原版讲述了如何使用VHDL写测试凳程序("Writing VHDL test overview" of the English original to write about how to use VHDL test bench program)
    2014-04-03 21:57:01下载
    积分:1
  • VHDL tutorial for self studying
    VHDL tutorial for self studying
    2022-08-16 11:48:34下载
    积分:1
  • ba_ker
    巴克码装到信息内同时将巴克码识别出来,实现帧同步的VHDL设计(Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization)
    2014-05-18 17:37:39下载
    积分:1
  • 8051_VHDL
    mc8051代码,里面功能齐全,调试方便(mc8051 code, inside a full-featured, easy debugging)
    2008-03-28 14:54:19下载
    积分:1
  • 完成ITUR656标准的视频流数据向RGB格式的转换。
    完成ITUR656标准的视频流数据向RGB格式的转换。-Complete video streaming ITUR656 standard data format to RGB conversion. Test module
    2022-02-13 16:12:20下载
    积分:1
  • lut_multiplier
    使用verliog设计实现LUT查找表乘法器,通过modelsim仿真验证通过(Designed and implemented using the LUT lookup table verliog multipliers, through simulation by modelsim)
    2021-04-09 10:18:59下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载