登录
首页 » VHDL » ddr2 controller功能控制,里面有四个模块

ddr2 controller功能控制,里面有四个模块

于 2022-08-22 发布 文件大小:1.61 MB
0 68
下载积分: 2 下载次数: 1

代码说明:

ddr2 controller功能控制,里面有四个模块-ddr2 controller functions to control, which has four modules

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • med_filter
    基于图像处理的中值滤波VHDL源码,能够实现对图像的滤波(Based on the median filter VHDL source image processing, image filtering can be achieved)
    2014-07-15 10:28:28下载
    积分:1
  • Buzzer-music
    基于FPGA实现蜂鸣器播放音乐的功能 使用芯片为EP2C8Q208C8N,使用普通蜂鸣器,由于频率不同可实现放歌功能,本例设计的是《友谊地久天长》,使用Verilog语言编程,本例子有工程文件、仿真、波形,经过测试可以使用。(Play music based on FPGA buzzer functions using chip EP2C8Q208C8N, using ordinary buzzer, since the frequency of different functions can be realized sing, in this case the design is " Auld Lang Syne" , using Verilog language programming, this project examples files, simulation, waveform, tested can be used.)
    2016-07-05 16:15:13下载
    积分:1
  • 基于Verilog的2FSK的性能
    对信号实现2FSK调制,2FSK就是用数字信号去调制载波的频率(移频键控),是信息传输中使用得较早的一种调制方式。它的主要优点是:实现起来较容易;抗噪声与抗衰减的性能较好;在中低速数据传输中得到广泛的应用。-the performance of 2FSK based on verilog
    2022-09-18 22:45:03下载
    积分:1
  • 用键盘控制FPGA,再由FPGA控制VGA显示器是好东西
    用键盘控制FPGA,再由FPGA控制VGA显示器是好东西-Use the keyboard to control FPGA, and then by the FPGA to control VGA display is a good thing
    2022-04-11 22:37:54下载
    积分:1
  • (2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过
    (2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through
    2022-05-25 02:39:25下载
    积分:1
  • JV50128
    bios spi flash acer 5740g
    2013-06-28 18:48:06下载
    积分:1
  • through CPLD to eight parallel data into serial data and methods can be used I2C...
    通过CPLD将8位并行数据转换为串行数据并可以采用I2C方式与其他器件连接,可以用于MCU需要与提供I2C接口器件通信的场合。-through CPLD to eight parallel data into serial data and methods can be used I2C connections with other devices, which can be used to provide MCU with I2C Interface Communications occasions.
    2022-05-30 15:43:30下载
    积分:1
  • medianfilter
    图像滤波中的中值滤波,有效滤除椒盐噪声,使用verilog语言编写(Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language)
    2011-10-13 17:08:48下载
    积分:1
  • 基于vhdl的dds设计
    基于vhdl的dds任意函数发生器的实现和仿真
    2022-12-25 16:15:09下载
    积分:1
  • piano_final
    ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
    2021-02-26 16:49:37下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载