登录
首页 » Verilog » Content Addressable Memory (CAM)

Content Addressable Memory (CAM)

于 2022-07-19 发布 文件大小:107.16 kB
0 115
下载积分: 2 下载次数: 1

代码说明:

内容访问存储器(CAM)是计算机内存中的一种特殊类型的在某些非常高速的搜索应用中使用。它也被称为相联存贮器,联想存储或关联数组,虽然最后术语更多地被用于编程的数据结构。[1]它比较输入的搜索数据(标签)对存储的数据的表,并返回匹配的数据的地址(或在相联存储器中,匹配数据的情况下)。[2]的若干定制计算机,像固特异STARAN,是用来实现CAM,和被指定的关联的计算机。不像在其中用户提供的存储器地址和RAM返回存储在该地址中的数据字的标准计算机存储器(随机存取存储器或RAM),一个摄像机的设计,使得用户提供一个数据字和所述CAM搜索其整个存储器看是否该数据字被存储在任何地方。如果找到该数据字,所述CAM返回的其中单词被发现(和在一些结构中,它也返回数据字,或其它相关联的数据块)的一个或多个存储地址的列表。因此,一个CAM是在硬件中哪些软件项将被称为anassociative阵列实施例。数据字识别单元,提出了达德利·艾伦·巴克于1955年[3]在一个互操作性协议规定的凸轮和其他网络搜索引擎(网络搜索引擎)的主要接口定义称为后备接口(LA-1和LA-1B)的网络处理论坛,后来与光互联论坛合并发展(OIF)。许多设备已经生产的集成设备技术,Cypress半导体,IBM,博通等人到洛杉矶的接口协议。 2007年12月11日,法语国家组织公布的串行后备(SLA)的接口协议。因为摄像机的设计,以搜寻其整个存储器在单个操作中,这是很比内存在几乎所有的搜索应用程序更快。有成本劣势然而,CAM。不像一个RAM芯片,其具有简单的存储单元,在一个完全并行CAM的每个单独的存储器位必须有其自己相关联的比较电路,以检测所存储的比特和在输入比特之间的匹配。另外,从在所述数据字中的每个单元格匹配的输出必须被组合,以产生一个完整的数据字的匹配信号。该附加电路增加的CAM芯片这增加了制造成本的物理尺寸。额外的电路还增加了功率消耗,因为每一个比较电路是有源在每个时钟周期。因此,CAM仅用于专门的应用中检索速度不能使用成本较低的方法来实现。一个早期的成功实施是一个通用处理器联想IC和系统。[4]为了实现速度,存储器大小和成本之间的不同平衡,一些实现方式通过使用标准的树搜索或散列在硬件设计中,使用硬件花样像复制或流水线,以加快有效性能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • add
    浮点加法器的用Verilog实现,32位的浮点加法器(Floating point adder Verilog)
    2021-02-28 12:49:35下载
    积分:1
  • fir.tar
    FIR滤波器的VHDL语言实现(The implement of FIR Filter based on VHDL)
    2004-10-19 10:14:56下载
    积分:1
  • PR-QMF
    实现基于matlab的QMFB的完全重建,是一篇经过仿真且经过测试的正确的代码,可用价值比较高。(Based on matlab QMFB the completely rebuilt, is a through simulation and tested the correct code, can be relatively high value.)
    2012-12-14 11:49:30下载
    积分:1
  • ldpc_decoder_802_3an
    802.3an ldpc码编码、译码设计,使用VERILOG hdl语言编写,包括测试代码,(802.3an ldpc code encoding, decoding the design, use of language VERILOG hdl, including test code,)
    2021-02-14 15:29:49下载
    积分:1
  • VHDLshuzidianlushejijiaocheng
    VHDL数字电路设计教程 乔庐峰等译 当当网销量领先(VHDL tutorial on digital circuit design: (Brazil) Pedroni (Pedroni, VA) were, Joe Lu Feng, M. Publisher: Electronic Industry Press Dangdang sales leader)
    2010-08-07 10:37:05下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • BPSK
    先用Matlab理论仿真,再用Verilog语言在ISE环境下编写程序,可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)
    2020-06-19 22:40:02下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • 一个两位数0-99升降计数器Verilog
    这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式,他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&;nbsp;
    2022-09-01 21:25:03下载
    积分:1
  • ATSHA204_SHA256HMAC
    ATSHA204_S加密芯片资料,学习使用该芯片必读资料(ATSHA204_S encryption chip data, required reading for learning to use the chip)
    2013-09-22 10:34:43下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载