登录
首页 » Verilog » Content Addressable Memory (CAM)

Content Addressable Memory (CAM)

于 2022-07-19 发布 文件大小:107.16 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

内容访问存储器(CAM)是计算机内存中的一种特殊类型的在某些非常高速的搜索应用中使用。它也被称为相联存贮器,联想存储或关联数组,虽然最后术语更多地被用于编程的数据结构。[1]它比较输入的搜索数据(标签)对存储的数据的表,并返回匹配的数据的地址(或在相联存储器中,匹配数据的情况下)。[2]的若干定制计算机,像固特异STARAN,是用来实现CAM,和被指定的关联的计算机。不像在其中用户提供的存储器地址和RAM返回存储在该地址中的数据字的标准计算机存储器(随机存取存储器或RAM),一个摄像机的设计,使得用户提供一个数据字和所述CAM搜索其整个存储器看是否该数据字被存储在任何地方。如果找到该数据字,所述CAM返回的其中单词被发现(和在一些结构中,它也返回数据字,或其它相关联的数据块)的一个或多个存储地址的列表。因此,一个CAM是在硬件中哪些软件项将被称为anassociative阵列实施例。数据字识别单元,提出了达德利·艾伦·巴克于1955年[3]在一个互操作性协议规定的凸轮和其他网络搜索引擎(网络搜索引擎)的主要接口定义称为后备接口(LA-1和LA-1B)的网络处理论坛,后来与光互联论坛合并发展(OIF)。许多设备已经生产的集成设备技术,Cypress半导体,IBM,博通等人到洛杉矶的接口协议。 2007年12月11日,法语国家组织公布的串行后备(SLA)的接口协议。因为摄像机的设计,以搜寻其整个存储器在单个操作中,这是很比内存在几乎所有的搜索应用程序更快。有成本劣势然而,CAM。不像一个RAM芯片,其具有简单的存储单元,在一个完全并行CAM的每个单独的存储器位必须有其自己相关联的比较电路,以检测所存储的比特和在输入比特之间的匹配。另外,从在所述数据字中的每个单元格匹配的输出必须被组合,以产生一个完整的数据字的匹配信号。该附加电路增加的CAM芯片这增加了制造成本的物理尺寸。额外的电路还增加了功率消耗,因为每一个比较电路是有源在每个时钟周期。因此,CAM仅用于专门的应用中检索速度不能使用成本较低的方法来实现。一个早期的成功实施是一个通用处理器联想IC和系统。[4]为了实现速度,存储器大小和成本之间的不同平衡,一些实现方式通过使用标准的树搜索或散列在硬件设计中,使用硬件花样像复制或流水线,以加快有效性能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU
    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU,内含源代码和实验设计报告及实验仿真截图,与大家共享~
    2023-07-31 04:30:04下载
    积分:1
  • LMS算法FPGA仿真
    说明:  自适应滤波器算法LMS ,的FPGA实现,采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
    2020-06-24 01:00:02下载
    积分:1
  • Verilog-example-by-xiayuwen
    这本书是夏宇文老师在几年前编写的,非常是和初学者,里面有哦对verilog 的详细讲解(a book write by xiyuwen ,This book provides a detailed explanation of verilog )
    2012-01-03 19:02:58下载
    积分:1
  • 7_ImageEnhance
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
    2020-10-20 21:07:24下载
    积分:1
  • FPGA 视频录制
    OV7725 相机使用 I2C 通信接口。将数据保存到 SDRAM,并呈现到 VGA 显示。它可以支持所有可用的显示分辨率。
    2022-03-25 04:13:36下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • JK触发器
    JK触发器,基于verilog编写,JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。
    2022-02-12 16:22:58下载
    积分:1
  • LED loop example
    资源描述Xilinx FPGA板子实现LED 循环亮灯的例子,对初学者学习Verilog硬件描述语言非常有帮助!
    2022-08-21 20:21:14下载
    积分:1
  • CCDDRIVE(TCD1206UD)
    关于一款线阵CCD TCD1206UD 的驱动设计,波形符合工作要求(On how the system in SOPC using HDL language development from a custom IP core)
    2020-11-14 09:19:42下载
    积分:1
  • piano_final
    ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
    2021-02-26 16:49:37下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载