登录
首页 » Verilog » Content Addressable Memory (CAM)

Content Addressable Memory (CAM)

于 2022-07-19 发布 文件大小:107.16 kB
0 53
下载积分: 2 下载次数: 1

代码说明:

内容访问存储器(CAM)是计算机内存中的一种特殊类型的在某些非常高速的搜索应用中使用。它也被称为相联存贮器,联想存储或关联数组,虽然最后术语更多地被用于编程的数据结构。[1]它比较输入的搜索数据(标签)对存储的数据的表,并返回匹配的数据的地址(或在相联存储器中,匹配数据的情况下)。[2]的若干定制计算机,像固特异STARAN,是用来实现CAM,和被指定的关联的计算机。不像在其中用户提供的存储器地址和RAM返回存储在该地址中的数据字的标准计算机存储器(随机存取存储器或RAM),一个摄像机的设计,使得用户提供一个数据字和所述CAM搜索其整个存储器看是否该数据字被存储在任何地方。如果找到该数据字,所述CAM返回的其中单词被发现(和在一些结构中,它也返回数据字,或其它相关联的数据块)的一个或多个存储地址的列表。因此,一个CAM是在硬件中哪些软件项将被称为anassociative阵列实施例。数据字识别单元,提出了达德利·艾伦·巴克于1955年[3]在一个互操作性协议规定的凸轮和其他网络搜索引擎(网络搜索引擎)的主要接口定义称为后备接口(LA-1和LA-1B)的网络处理论坛,后来与光互联论坛合并发展(OIF)。许多设备已经生产的集成设备技术,Cypress半导体,IBM,博通等人到洛杉矶的接口协议。 2007年12月11日,法语国家组织公布的串行后备(SLA)的接口协议。因为摄像机的设计,以搜寻其整个存储器在单个操作中,这是很比内存在几乎所有的搜索应用程序更快。有成本劣势然而,CAM。不像一个RAM芯片,其具有简单的存储单元,在一个完全并行CAM的每个单独的存储器位必须有其自己相关联的比较电路,以检测所存储的比特和在输入比特之间的匹配。另外,从在所述数据字中的每个单元格匹配的输出必须被组合,以产生一个完整的数据字的匹配信号。该附加电路增加的CAM芯片这增加了制造成本的物理尺寸。额外的电路还增加了功率消耗,因为每一个比较电路是有源在每个时钟周期。因此,CAM仅用于专门的应用中检索速度不能使用成本较低的方法来实现。一个早期的成功实施是一个通用处理器联想IC和系统。[4]为了实现速度,存储器大小和成本之间的不同平衡,一些实现方式通过使用标准的树搜索或散列在硬件设计中,使用硬件花样像复制或流水线,以加快有效性能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 等精度测频率
    利用stm32F407实现的等精度测频,可以精确测量频率,误差很小(The equal precision frequency measurement realized by stm32F407 can accurately measure frequency with little error.)
    2020-06-19 13:00:02下载
    积分:1
  • CNA总线协议控制器Verilog
    This CAN Controller was tested with the Bosch VHDL Reference Model and passed all the tests. Because of the licensing issue it can not be published on the Opencores web site. The Can Controller was also implemented in real HW (12 boards were constantly talking to each other). The included test bench is not a real test bench and should be improved. However a volunteer is needed for such a job. I can provide some help but am not willing to write it by myself.
    2022-05-26 04:35:56下载
    积分:1
  • DDS_signal_genarator
    这是一个利用verilog语言编写的信号发生器的例子,值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
    2013-12-23 10:12:52下载
    积分:1
  • VerilogHDLshejifengpingqihe32weijishuqi
    本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.(This paper presents the design using Verilog HDL language Frequency Divider and 32 counters.)
    2007-01-14 17:33:50下载
    积分:1
  • 5位计数器
    应用背景计数器是一个连续的电路,计数。这意味着它的收益通过一个预先定义的序列的状态的电路的状态是由所有的触发器的状态决定的。最基本的计数器将只增加1的每一个时钟脉冲,所以状态100将达到101,下一个脉冲将让它切换到110这是可能的设计与任何需要计数的计数器序列。关键技术频率计数器数字钟时间测量模数转换器分频电路数字三角波发生器。
    2022-03-15 12:52:08下载
    积分:1
  • sram
    说明:  FPGA 读写 SRAM 存储块,verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
    2019-08-19 16:03:39下载
    积分:1
  • alu
    说明:  Verilog code for implementing simple ALU.
    2019-09-25 19:40:09下载
    积分:1
  • 新建 Microsoft Word 文档
    八位串行乘法器 缺点:乘法功能是正确的,但计算一次乘法需要8个周期,因此可以看出串行乘法器速度比较慢、时延大。 优点:该乘法器所占用的资源是所有类型乘法器中最少的,在低速的信号处理中有广泛的使用。(Eight bit serial multiplierDisadvantages: the multiplication function is correct, but the computation of one multiplication requires 8 cycles, so it can be seen that the serial multiplier is slow and time-consuming. Advantages: the multiplier occupies the smallest number of resources in all types of multipliers, and is widely used in low speed signal processing.)
    2018-06-10 21:19:29下载
    积分:1
  • tlk2711test
    用verilog语言实现了tlk2711serdes芯片的高速串行功能,包含工程与仿真文件,亲测可用(Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available)
    2020-12-29 23:39:00下载
    积分:1
  • greedy_snake
    基于Basys2开发板实现VGA输出,PS/2键盘接入的贪吃蛇游戏,键盘上下左右控制方向,小键盘+键控制速度,小键盘回车开始游戏,空格暂停游戏。(Basys2 based development board to achieve VGA output, PS/2 keyboard access Snake game, up and down the keyboard to control the direction, speed control keypad+ key keypad Enter to start the game, pause the game space.)
    2021-03-27 17:09:12下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载