登录
首页 » VHDL » 用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。...

用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。...

于 2022-07-11 发布 文件大小:373.72 kB
0 59
下载积分: 2 下载次数: 1

代码说明:

用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。-VHDL hardware description language for FPGA (Cyclone II) configurations VHDL source code.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LFSR模块,单个模块,实现移位寄存器,生成测试用pattern
    LFSR模块,单个模块,实现移位寄存器,生成测试用pattern-LFSR
    2023-05-12 15:15:03下载
    积分:1
  • Reed-Solomon-RS-ENCODE-DECODE
    支持GF(2^n)域的rs编解码,可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)
    2020-12-31 09:48:58下载
    积分:1
  • IIC EDID码配置
    该代码完成了利用IIC总线接口,对HDMI芯片的EDID码进行配置的功能,已经验证在XILINX ML605开发板可用。
    2022-02-01 20:27:01下载
    积分:1
  • RANGEN
    2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码,verilog编写;包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
    2020-10-27 17:09:59下载
    积分:1
  • src
    说明:  假设每个从设备中有可访问APB寄存器16个,位宽均为32比特,16个寄存器的访问地址计算方式为 基址 + 寄存器编号左移2位(byte 偏移)(Assuming that there are 16 accessible APB registers in each slave device, the bit width is 32 bits, and the access address of 16 registers is calculated by base address + register number left shift 2 bits (byte offset).)
    2020-12-15 13:49:14下载
    积分:1
  • Design-of-taxi-meter-Based-on-FPGA
    本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。(This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approach: the design methods based on single chip FPGA-based design approach and the two implementations to analyze the strengths and weaknesses, After comparing the program to determine the system: FPGA-based taxi billing system.)
    2011-05-11 15:38:37下载
    积分:1
  • MAX531串行DA芯片的VHDL驱动,我应经在实际工程中试验过!
    MAX531串行DA芯片的VHDL驱动,我应经在实际工程中试验过!-MAX531 serial DA chip VHDL driver, I shall be in the actual project tested!
    2022-02-05 14:43:19下载
    积分:1
  • (1)距离算法研究和设计; (2)采用FPGA/CPLD实现。
    (1)距离算法研究和设计; (2)采用FPGA/CPLD实现。 -(1) distance algorithm and design (2) using FPGA/CPLD implementation.
    2022-08-13 17:17:05下载
    积分:1
  • 用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序...
    用VERILOG HDL实现的任意 频率分频器源代码,是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure
    2022-03-25 15:26:54下载
    积分:1
  • uart_slip
    说明:  实现串口通讯以及SLIP协议传输数据,增加了特殊字符的转义(Realization of Serial Communication and SLIP Protocol)
    2021-01-19 18:58:41下载
    积分:1
  • 696518资源总数
  • 104225会员总数
  • 32今日下载