登录
首页 » VHDL » 用硬件描述语言编程实现减法器,实现两个操作数的减法

用硬件描述语言编程实现减法器,实现两个操作数的减法

于 2022-06-29 发布 文件大小:24.65 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

用硬件描述语言编程实现减法器,实现两个操作数的减法-Using hardware description language programming subtraction, and the achievement of the two operands of the subtraction

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 携带向前看加法器
    这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单,但通常速度较慢,波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待,直到已开始计算自己的结果和进行位 (见加法器细节上波纹的串行加法器) 计算前进行。进位加法器计算一个或多个执行总和,从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。
    2022-01-25 14:15:25下载
    积分:1
  • 通过VHDL语言的例子,对FPGA的VHDL语言的原型(第七章)是
    应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2022-08-13 16:44:37下载
    积分:1
  • FFT_VHDl
    VHDL实现快速傅里叶变换,内附带资料以及源代码。(VHDL fast Fourier transform, within the supplied data and source code.)
    2020-08-14 20:08:27下载
    积分:1
  • 一种使用modelsim6简单的编码程序
    A program for a simple encoder using ModelSim6
    2022-02-04 18:51:34下载
    积分:1
  • uart_tx_rx
    在altera的FPGA平台上实现rs232串口的自收发通信,速率为115200波特率,PC机使用串口调试助手即可观察结果。包含全部代码与工程,本人亲自测试通过。(Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debugging assistant can be observed. Contains all the code and engineering, I personally tested by. )
    2014-06-11 21:57:41下载
    积分:1
  • 用于视频图像编码的8×8DCT变换,可用于MPEG4.H263等VHDL编程
    用于视频图像编码的8×8DCT变换,可用于MPEG4.H263等VHDL编程-For video images encoded 8 × 8DCT transform, can be used to MPEG4.H263 such as VHDL Programming
    2022-03-17 09:22:10下载
    积分:1
  • VHDLAVRIPcore
    说明:  使用VHDL语言写的AVR单片机IP核, 可以直接使用,已经经过验证, 十分珍贵哦(Written in VHDL language using the AVR microcontroller IP core, can be used directly, has proven very valuable oh)
    2009-08-28 14:00:29下载
    积分:1
  • emmc
    emmc协议的实现代码,包含了SD协议,usb实现协议(The implementation code of EMMC protocol)
    2021-04-08 16:39:00下载
    积分:1
  • Verilog_HDL源码, Verilog_HDL源码
    Verilog_HDL源码, Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO
    2022-06-21 00:23:39下载
    积分:1
  • I write the digital phase
    本人写的数字锁相环,有模拟数据,学习锁相环很好的材料。参考书“数字锁相环路原理与应用”编写。-I write the digital phase-locked loop, have simulated data, a good phase-locked loop learning materials. Reference book
    2023-04-23 05:25:03下载
    积分:1
  • 696518资源总数
  • 106245会员总数
  • 18今日下载