登录
首页 » VHDL » 用硬件描述语言编程实现减法器,实现两个操作数的减法

用硬件描述语言编程实现减法器,实现两个操作数的减法

于 2022-06-29 发布 文件大小:24.65 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

用硬件描述语言编程实现减法器,实现两个操作数的减法-Using hardware description language programming subtraction, and the achievement of the two operands of the subtraction

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • daojishi
    用VHDL实现60秒倒计时的功能 倒计时为0时蜂鸣器持续响起(Continued sounded to achieve 60 seconds of the countdown function with VHDL countdown to the 0:00 buzzer)
    2021-05-07 07:28:36下载
    积分:1
  • ex8_PWM
    Ti dsp2407 PWM 源代码调试可运行(Ti dsp2407 PWM code)
    2011-08-02 21:57:13下载
    积分:1
  • EX11_RS232
    F2812串口通信,用于串口通信时使用,可以在线调整(F2812 serial communication, is used for serial communication can be adjusted online)
    2013-05-23 14:58:33下载
    积分:1
  • cy68013 vhdl code and usb high speed
    cy68013 vhdl code and usb high speed
    2022-04-25 05:24:27下载
    积分:1
  • vhdl实现8255,可重用,ALATEK公司提供验证,用说明文档
    vhdl实现8255,可重用,ALATEK公司提供验证,用说明文档-achieve VHDL 8255, reusable, ALATEK companies to provide certification, with documentation
    2023-06-28 21:30:03下载
    积分:1
  • 基于IIC的EEPROM模型代码
    说明:  基于IIC协议的EEPROM模型,可实现串行数据转并行数据,并行数据转串行数据,分为EEPROM模块,EEPROM_WR模块,signal模块,Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
    2020-10-02 00:30:24下载
    积分:1
  • LS165
    LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
    2020-11-22 22:59:34下载
    积分:1
  • divider_latest.tar
    floating point divider
    2009-11-03 11:23:16下载
    积分:1
  • 俄罗斯方块(Xilinx版)
    说明:  用verilog语言开发俄罗斯方块小游戏(Developing Tetris game with Verilog language)
    2020-11-27 08:47:38下载
    积分:1
  • filter
    说明:  A low pass filter module based on FPGA, easy to transplant
    2020-05-04 10:21:42下载
    积分:1
  • 696518资源总数
  • 106245会员总数
  • 18今日下载