登录
首页 » VHDL » 讲解快速傅里叶变换

讲解快速傅里叶变换

于 2022-06-01 发布 文件大小:1.40 MB
0 157
下载积分: 2 下载次数: 1

代码说明:

讲解快速傅里叶变换--FFT快速算法的文章。-On Fast Fourier Transform- FFT fast algorithm for the article.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga
    verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)
    2017-07-27 20:05:25下载
    积分:1
  • Describes how to use VHDL language processor spi interface
    介绍了如何用vhdl语言实现处理器的spi接口-Describes how to use VHDL language processor spi interface
    2022-07-22 21:57:12下载
    积分:1
  • using VHDL keyboard scanning procedure can be slightly modified to use
    使用VHDL键盘扫描程序,可以稍微修改一下使用
    2022-03-05 17:56:26下载
    积分:1
  • CYUSB3.0
    USB3.0开发板资料,采用CYUSB3.0(USB3.0 development board, using CYUSB3.0)
    2014-02-18 08:19:00下载
    积分:1
  • 基于FPGA的数字频率计设计
    使用飓风开发板,完成了100M,频率计设计,并可在数码管显示
    2022-02-25 11:23:58下载
    积分:1
  • VHDL language used hardware realize the serial communication of test code that c...
    用硬件VHDL语言实现的串口通信的试验代码,可用来代替单片机的工作对串口进行测试。-VHDL language used hardware realize the serial communication of test code that can be used to replace the work of single-chip serial port for testing.
    2022-06-01 13:40:50下载
    积分:1
  • asynchronous-fifo
    同步fifo的调用程序,调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
    2013-08-23 21:58:56下载
    积分:1
  • include UART port of VERILOG source, the program tested in FPGA, as chip design,...
    包含UART口的VERILOG源程序,该程序在FPGA上验证通过,可作为芯片设计,或FPGA设计的一个完整IP核,硬件设计的兄弟们可参考一下。-include UART port of VERILOG source, the program tested in FPGA, as chip design, or FPGA design of a complete IP cores, hardware design brothers can make reference.
    2022-06-01 13:44:15下载
    积分:1
  • 业界标准的Verilog语法格式
    verilog标准语法,还有很多的样例参考,学习的好资料。(Verilog standard grammar, there are many examples for reference, good learning materials.)
    2020-06-15 22:50:02下载
    积分:1
  • AVR_Core.tar
    CPLD例程(语言)《Verilog HDL数字控制系统设计实例》AVR_Core.tar.gz-.rar(CPLDprogram dialogue /Verilog language design examples)
    2011-11-12 20:43:49下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载