网站首页

CNA总线协议控制器Verilog

于 2022-05-26 发布文件大小:33.36 kB

 0  71

下载积分: 2 下载次数: 1

我要下载

代码说明：

This CAN Controller was tested with the Bosch VHDL Reference Model and passed all the tests. Because of the licensing issue it can not be published on the Opencores web site. The Can Controller was also implemented in real HW (12 boards were constantly talking to each other). The included test bench is not a real test bench and should be improved. However a volunteer is needed for such a job. I can provide some help but am not willing to write it by myself.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

BCD_to_7_seg_decoder
BCD to 7 segments display decoder

2015-06-15 22:36:01下载

积分：1
pulse_change
用vhdl实现脉冲宽度可控的一简单程序仿真环境MAXPLUS-(use VHDL to achieve controllable pulse width of a simple process simulation environment Segments-)

2005-07-24 11:53:57下载

积分：1
FPGA——IP_RAM实验
说明： FPGA——IP_RAM实验：创建IPRAM核，单端口，10位地址线（256字节），8位数据线（每字节8byte），读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode：控制LEDC显示 1：mode1，从k1~k3输入data的低4位，ledb计时，从0~f，计时跳变沿读取k1~k3的值，存入RAM 8个数之后，从RAM输出数据，用leda显示，同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)

2020-06-22 04:20:02下载

积分：1
decoder_38
这是基于Quartus2 开发环境和verilog hdl语言写的38译码器(This is based development environment and Quartus2 verilog hdl language used to write decoder 38)

2013-08-04 09:53:07下载

积分：1
systolic
实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)

2012-02-24 10:07:34下载

积分：1
eluosi_game
使用Quartus II 9.1完成俄罗斯方块游戏，只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单，使用的是VHDL和Verilog语言(Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use of VHDL and the Verilog language)

2020-11-06 12:49:49下载

积分：1
RTL_NAND_Flash_controller-master
RTL_NAND_Flash_controller-master，基础入门控制器，内存管理，fpga实现。miicron所属，

2022-04-12 05:21:10下载

积分：1
数字系统实施和外围设备接口
这些文件是可以帮助我们初学者在超大规模集成电路与 FPGA 设备接口的外围设备。ALU 单元介绍算术和逻辑单元的功能和其在 FPGA 中的实现。Mutiplication 和积累股职能有 MAC 单元程序。在电机相接，陡峭电机运行中前进的方向。液晶屏显示程序可以帮助我们在 16 × 2 显示中显示的 ASCII 字符。串行通讯程序将传输和接收字符从和到的 FPGA 和 PC。

2022-02-14 12:34:33下载

积分：1
Vivado框图设计在zedboard示范基本的硬件
应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成，证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内，用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目，而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

2022-03-06 15:15:37下载

积分：1
dec2_4
decoder 2-4 digital core

2016-05-20 03:50:28下载

积分：1

696518资源总数
104730会员总数
34今日下载

CNA总线协议控制器Verilog

0 个回复

热门标签

热门下载