-
ReliabilityByFORM
first order reliability method
- 2014-07-21 16:59:32下载
- 积分：1
-
DA模块（TLC5620）、AD模块(TLV1544)
//顶层模块
//本次正弦波频率大约在750-800Hz，没有精确计算，和DA的加载时间有关
module DA_AD
(
clk,
rst_n,
DAC_SCLK,
DAC_DATA,
DAC_LDAC,
DAC_LOAD,
ADC_SDO,
ADC_SDI,
ADC_SCLK,
ADC_EOC,
ADC_CS,
ADC_FS,
led1
);
input clk;
input rst_n;
output DAC_SCLK;
output DAC_DATA;
output DAC_LDAC;
output DAC_LOAD;
//AD相关
input ADC_SDO; //ADC转换完成输出的数据
input ADC_EOC; //ADC的转换完成输出信号
output ADC_SDI; //ADC的输入数据
output ADC_SCLK; //ADC时钟信号
output ADC_CS; //ADC片选,低有效
output ADC_FS; //DSP模式帧起始信号
output led1;
wire DATA_EN;
wire [7:0] Cordic2driver;
wire start;
TLC5620_driver ins_TLC5620_driver
(
.clk(clk),
.rst_n(rst_n),
.DATA_IN(Cordic2driver),
.DATA_EN(DATA_EN),
.
- 2022-02-05 07:51:39下载
- 积分：1
-
Verilog_code_for_AWGN
说明： verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
- 2021-01-14 16:48:47下载
- 积分：1
-
FPGA-DSP
FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
- 2017-05-31 10:36:17下载
- 积分：1
-
chap12
《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)
- 2007-07-01 16:33:31下载
- 积分：1
-
1553B总线接口技术研究及FPGA实现
说明： 基于FPGA的1553b接口设计详细设计论文(1553B design based on FPGA)
- 2019-04-18 11:02:52下载
- 积分：1
-
RISC
说明： URISC的RTL级设计，Verilog代码(Design: URISC RTL Verilog)
- 2019-06-16 23:07:39下载
- 积分：1
-
VHDLgoldbook
VHDL黄金参考手册，能让你更好的学习了解VHDL语言(VHDL gold reference manual, can make you a better learn VHDL language)
- 2013-12-05 16:06:19下载
- 积分：1
-
基于BASYS2模60计数器
资源描述
利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0或（LD7~LD0）上显示。
下载配置文件到实验板BASYS2上，观察验证实验现象。
使用verilog语言设计实现---模六十计数器
- 2023-02-17 20:45:03下载
- 积分：1
-
基于fpga的DDS程序 AD9767
基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
- 2020-06-20 21:00:01下载
- 积分：1
