登录
首页 » VHDL » 4 位纹波计数器

4 位纹波计数器

于 2022-03-29 发布 文件大小:19.67 kB
0 78
下载积分: 2 下载次数: 1

代码说明:

用 vhdl 语言实现,上下计数器使用边缘触发一个 4 位纹波计数器。积极的边沿触发。 包含的所有文件。试验台架波形。针对采用赛灵思文件

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog_golden
    说明:  很好的免费学些 verilog教程 欢迎下载(Learn a good free download verilog tutorials welcome)
    2009-08-02 14:45:56下载
    积分:1
  • Radix-8 Booth Encoded Modulo
    vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
    2022-08-25 03:41:29下载
    积分:1
  • turbo_dinter
    说明:  电网协议信道解交织器设计FPGA实现,适用于PB16的宽带电力线载波通信(Grid protocol channel deinterleaver design FPGA implementation, suitable for PB16 broadband power line carrier communication)
    2020-05-08 15:53:18下载
    积分:1
  • 基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例...
    基于VHDL语言的循环码编码器的程序,以一个(15,6)循环码为例-VHDL language based on the cycle of the program code encoder to a (15,6) cyclic code as an example
    2022-03-13 14:13:18下载
    积分:1
  • VHDL
    FPGA 12864显示程序 VHDL程序!!(FPGA 12864 show program )
    2012-05-30 22:09:54下载
    积分:1
  • 使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者
    使用CPLD进行驱动电机演示,使用硬件编程语言,适合初学者-use of motor-driven CPLD for a demonstration of the use of hardware programming language, suitable for beginners
    2023-01-01 07:05:08下载
    积分:1
  • iic_m
    该代码实现了IIC对24C02的读写,写采用页写的方式,读采用随机的方式。(This code implements the IIC on 24C02 read and write, write, write using the page mode, read random way.)
    2015-10-10 10:49:48下载
    积分:1
  • jianpan
    说明:  一个简单的键盘接口模块程序,对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
    2020-06-24 02:00:02下载
    积分:1
  • 数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能...
    数字电子钟 此数字电子钟具有的功能包括: 1. 计时,时、分、秒显示; 2. 十二小时与二十四小时之间的转换; 3. 上下午显示; 4. 对时、分、秒的校时功能; 5. 跑表功能。-digital electronic clock this digital electronic clock with functions include : 1. Time, hours, minutes and seconds display; 2. 12 hours with 24 hours of conversion; 3. On the afternoon show; 4. Right hours, minutes, and seconds school function; 5. Stopwatch functions .
    2022-05-09 07:56:06下载
    积分:1
  • I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
    我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
    2022-10-15 14:00:02下载
    积分:1
  • 696518资源总数
  • 104444会员总数
  • 15今日下载