登录
首页 » Verilog » DE2-115 nios 核网络测试

DE2-115 nios 核网络测试

于 2022-03-18 发布 文件大小:61.71 MB
0 53
下载积分: 2 下载次数: 1

代码说明:

在DE2-115板上,移植simple socket server,实现PC 上使用Telnet客户端 通过网口控制开发板上的LED灯,亲测可用。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA-VHDL-Design
    本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)
    2010-06-19 11:35:12下载
    积分:1
  • DE2_CCD_sobel
    通过摄像头图像的提取,在FPGA开发板上实现的,主要实现了图像轮廓的提取(Extraction of the image through the camera, in the FPGA implementation of the development board, the main achievement of the image contour extraction)
    2020-07-22 17:48:45下载
    积分:1
  • Avgt_jesd204b_ad9250_ed
    基于avgt开发板的jesd204b源代码,需要安装Quartus软件(Avgt development board based on the jesd204b source code)
    2020-11-26 14:29:32下载
    积分:1
  • Tutorijal 6
    Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • ethernet_udp_ep4c_ok_final
    用ALTERA的FPGA实现UDP通信源代码(FPGA UDP)
    2015-04-27 01:15:36下载
    积分:1
  • uart
    一个实用的uart协议模块,使用verilog 实现(A practical uart protocol modules, use verilog to achieve)
    2013-07-25 11:43:34下载
    积分:1
  • SystemVerilog_For_Design_Springer_2nd_Ed_2006
    SystemVerilog For Design (Springer-2nd_Ed-2006)
    2009-10-08 02:57:28下载
    积分:1
  • awgn511
    关于5-11APSK在高斯信道中的误码率分析仿真程序,对具体调制方式及解码方式都有详细的过程(About 5-11APSK in Gaussian channel bit error rate analysis simulation program, has a detailed specific modulation and decoding process)
    2013-03-31 21:56:28下载
    积分:1
  • 16位乘法器
    基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真 基于Verilog语言的乘法器,带注释,帮助理解数字集成电路设计的乘法器实现,佩带modelsim仿真
    2022-02-11 23:54:11下载
    积分:1
  • cmp
    VHDL code comparator
    2012-06-26 18:50:52下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载