-
dac5687_interface
说明： verilog语言编写的dac5687的接口程序，串行模式控制。(written dac5687 verilog interface program, serial mode control.)
- 2021-04-23 09:38:48下载
- 积分：1
-
viterbi_soft
维特比译码器，调用IP核，软判决输入，开发平台Xilinx Spartan-6系列FPGA(viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA)
- 2021-01-17 22:58:46下载
- 积分：1
-
shukongfenpinqi
数控分频器的设计
数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。(NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different frequency than, for example 3 is to use the NC prescaler count preset value of the adder parallel counter design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.)
- 2008-12-13 09:56:51下载
- 积分：1
-
TugasUAS_AuditTI_1504505017_Reguler
说明： ertyguhijop[lkjhvbn hiouopi][[poiuy
- 2019-02-05 09:18:23下载
- 积分：1
-
上下LED计数器
上下LED计数器
- 2022-04-02 04:30:33下载
- 积分：1
-
FPGA_emif
接口模块，通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块，每个功能模块具有一个带FIFO的输出口和13个独立的可由DSP读写的寄存器，寄存器功能可自定义。模块还包含两个全局寄存器，可实现全局复位，中断等功能。该模块以应用于实际的项目中，目前运行良好(FPGA to emif)
- 2020-12-04 10:59:26下载
- 积分：1
-
一个8位处理器结构，源码分析
说明： 关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试(on an eight processors, and source code, VHDL design, the test)
- 2005-12-27 21:39:45下载
- 积分：1
-
游戏所有侵略者都都属于我们的 Verilog
接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘，VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏，玩家控制通过横向穿过屏幕的底部，并射击，降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人，并通过挣点，用激光导弹射击它。打败外星人带来另一波更难，一个循环，可以继续下去。外星人企图破坏家船由它射击，虽然他们接近底部屏幕。如果他们到达底部，外星人入侵成功，游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段： 游戏开始阶段： 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段： 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪，因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式： 如果他/她获取由外来导弹射击 3 次，或如果外星人波收益这样远了，他们到达了街垒水平 （这表明成功的外星人入侵 ！）。游戏结束阶段： 上输掉了比赛，游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏，并恢复拯救地球
- 2022-07-18 01:27:20下载
- 积分：1
-
8 位上下计数器
8位向上/向下计数器准备在FPGA上实现。我在一台Nexus4的Artix-7板进行了测试。它包含为了能够看到计数或上或下的转变的慢时钟。包括试验台
- 2022-01-25 23:47:51下载
- 积分：1
-
FPGA_SSI
说明： 文档中的verilog代码实现了FPGA与SSI总线的数据协议链接(Verilog code in the document of the FPGA data bus protocol and SSI links)
- 2021-04-19 17:08:51下载
- 积分：1
