-
zhuangtai
状态机的典型饮用,可供学习模仿之用,四个状态,简单易学(State machine of the typical drinking, can be used to learn to imitate, four state, easy to learn)
- 2007-11-11 21:36:15下载
- 积分:1
-
4X4键盘密码比较模块,可以查看密码6
4X4 KEYPAD 的密码比较模块,可以核对6位的密码-4x4 KEYPAD password comparison module, can check the password 6
- 2022-10-12 19:30:03下载
- 积分:1
-
rscode
RS编码器在fpga上的实现,用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
- 2009-06-11 21:45:49下载
- 积分:1
-
formal_verification
现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
- 2020-06-23 22:00:02下载
- 积分:1
-
VHDL参考程序,他们的初学者参考使用
vhdl参考程序,供初学者参考使用-VHDL reference procedures, their use and reference for beginners
- 2022-04-19 08:23:59下载
- 积分:1
-
immediate_divide_module
用组合逻辑实现循环除法器。稳定、安全、可靠。(Combinational logic loop divider. Stable, secure, and reliable.)
- 2012-08-30 09:08:04下载
- 积分:1
-
这是我准备电子设计大赛时,用VHDL写的一个自动打铃系统,很好的学习资料。...
这是我准备电子设计大赛时,用VHDL写的一个自动打铃系统,很好的学习资料。-This is when I am going to Electronic Design Contest, use VHDL to write an automatic bell playing system, a very good learning materials.
- 2022-02-03 18:02:55下载
- 积分:1
-
VHDL子程序集,包括各种例程资料以及源码.
VHDL子程序集,包括各种例程资料以及源码.-VHDL subprogram, including a variety of routine information as well as the source.
- 2022-07-01 03:40:13下载
- 积分:1
-
cla - Copy
ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
- 2019-03-19 01:35:37下载
- 积分:1
-
北邮数电实验代码
实验一:QuartusⅡ原理图输入法设计与实现一:实验要求 ①:用逻辑门设计实现一个半加器,仿真验证其功能,并生成新 的半加器图形模块单元。 ②:用实验一生成的半加器模块和逻辑门设计实现一个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。 ③:用3线—8线译码器和逻辑门设计实现函数F,仿真验证其功能,下载到实验板测试。要求用拨码开关 设定输入信号,发光二极管显示输出信号。二:报告内容
- 2022-01-29 00:01:12下载
- 积分:1