登录
首页 » Verilog » 800x600@60Hz VGA 时序产生的 Verilog

800x600@60Hz VGA 时序产生的 Verilog

于 2022-02-07 发布 文件大小:56.47 kB
0 50
下载积分: 2 下载次数: 1

代码说明:

800x600@60Hz VGA 时序产生的 Verilog 此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的示波器设计
    这是基于FPGA的示波器设计,采用verilog描述,硬件为AC620开发板和小梅哥自主设计的ADM9226模块,能基本实现示波器的测量功能。
    2022-03-01 12:23:43下载
    积分:1
  • verilog实现pwm波
    利用实现verilog语言实现,pwm波的实现通过观察led灯的来实现,文件内附testbench文件
    2022-05-29 16:28:20下载
    积分:1
  • 2
    说明:  ADV7179芯片的驱动程序,基于FPGA硬件实现,已经验证可以使用(ADV7179 chip drivers, FPGA-based hardware implementation has been verified using)
    2011-02-21 16:06:56下载
    积分:1
  • SD-Host-Controller-master
    说明:  sd卡的verilog代码,包含一些sd卡例程(SD card Verilog code, including some SD card routines)
    2021-04-29 13:48:42下载
    积分:1
  • 跨时钟域的异步fifo设计
    跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。  一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到,但它为更多的复杂设计搭建一个平台,这是非常有用的
    2022-03-07 13:16:39下载
    积分:1
  • basic_dff
    spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替(spartan-3e VHDL fpga input with sliding button instead of the output with led instead)
    2012-04-23 16:40:17下载
    积分:1
  • IQ解调器
    我在这方面没有经验verilog.now公司我在做iq解调器项目。所以请提供解调器的verilog代码项目.iq解调器项目包括射频数据、混频器、低通滤波器、同相分量I、正交分量Q。
    2022-03-24 01:05:53下载
    积分:1
  • I2C 异步子设备
    这代码是 I2C 子设备。给定的 I2C 设备是异步的可以用来通电,数字逻辑的其余部分。也可以用作 SMBus 设备。
    2023-08-18 13:55:03下载
    积分:1
  • sqrt_pipeline
    说明:  Matlab - to hdl code for square root
    2020-06-17 12:20:02下载
    积分:1
  • Verilog语法
    说明:  Verilog语法教程,适合初学者,详细(Verilog instruction book)
    2019-05-04 16:07:18下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载