网站首页

dds

于 2023-07-28 发布文件大小:15.37 kB

 0  43

下载积分: 2 下载次数: 1

我要下载

代码说明：

dds叫数字频率合成计，是一种在FPGA广泛使用的信号生成方式，根据频率可控，比一般的信号优点很多。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

prob1
UART program for fun(UART)

2009-11-18 10:26:04下载

积分：1
seven_lcd
七段数码管显示的时钟程序VHDL代码 ISE编译环境(SEVEN seg VHDL ISE CLOCK)

2009-12-08 11:09:15下载

积分：1
FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1
jesd204_0_ex
jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)

2020-11-26 14:49:31下载

积分：1
第六部分锁相环PLL例程
PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中，时钟系统的FPGA高速的设计极其重要，一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。

2022-12-02 02:20:03下载

积分：1
ahdl--sine-wave-code-with-rom-look-up-table_imp
hi this is an verilog codes

2011-11-11 14:30:21下载

积分：1
zybo 音频播放
zybo audio 音频播放，可以实现在pc端播放音乐然后在zybo上放出来，通过改变寄存器也可以从麦克风上我们自己说话然后通过音频口放出来

2022-07-04 17:15:15下载

积分：1
HDB3
HDB3码在matlab中的仿真，包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)

2020-07-04 19:40:02下载

积分：1
verilog实现基于i2s协议接口 i2s_interface
verilog实现基于i2s协议接口，在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)

2017-11-05 17:26:39下载

积分：1

696518资源总数
104297会员总数
29今日下载

dds

0 个回复

热门标签

热门下载