登录
首页 » Verilog » 第六部分 锁相环PLL例程

第六部分 锁相环PLL例程

于 2022-12-02 发布 文件大小:245.35 kB
0 141
下载积分: 2 下载次数: 2

代码说明:

PLL,即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中,时钟系统的FPGA高速的设计极其重要,一个低抖动, 低延迟的系统时钟会增加FPGA设计的成功率。 本实验将通过使用PLL, 输出一个方波到开发板上的SMA接口来给大家演示在ISE软件里使用PLL的方法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 华为 Verilog基本电路设计指导书
    说明:  华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码,使初学者能够迅速熟悉基本的HDL 建模;同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)
    2020-07-04 11:00:01下载
    积分:1
  • FIFO verilog 代码
    这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备,先入先出(FIFO)存储器的需要,以适应useof在I2C在I2C。 WithFIFO存储器,一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面,如果快速和低设备连接togetherwithout缓冲器时,快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中,在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
    2022-01-25 20:16:01下载
    积分:1
  • demo
    NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)
    2013-07-19 11:17:29下载
    积分:1
  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • ADC0832TLC5615
    开关电源中用单片机产生可调电压控制PWM波程序,ADC0832读取输出电压(Single-chip switching power supply using adjustable voltage control PWM wave generation process, ADC0832 read the output voltage)
    2011-09-16 23:37:27下载
    积分:1
  • LCD1602 verilog
    LCD1602显示源码,verilog编写,已在版上测试过!可输入字符串显示!!!!!!!!
    2023-06-25 09:20:04下载
    积分:1
  • 61EDA_C1202
    Altera大学计划程序包,基于Nios II的源代码(Altera University program package, based on the Nios II source code)
    2008-08-21 14:46:39下载
    积分:1
  • FPGA_电梯控制器
    本代码主要完成了一个以FPGA为平台的模拟电梯控制器。该设计以Xinlinx 公司Spartan3E  250  板为平台,结合了LCD1602外设和rs232串口发送外设,成功的实现了对一个三层楼的电梯实时运行状态的模拟,1602实时显示电梯及门的状态,并通过串口将当前楼层发送给电脑。代码语言为Verilog HDL.本设计使用的算法思想有三:1、将多个输入信号合并为一个信号。2、Moore 状态机的使用3、电梯多个状态的处理以及处理原则 共同学习,共同进步。
    2022-04-18 23:18:52下载
    积分:1
  • VLSI DSP 练习
    在体系结构中目前为加法器和乘法器在 verilog 和节奏 45nm---报表表与代码 (verilog)---引用 vlsidsp 的 parhi 进行了模拟 这完成由自己 charantej — — 9524435535
    2022-08-14 18:35:15下载
    积分:1
  • 数字时钟模块
    基于FPGA硬件平台的数字显示时钟系统,通过数码管能够实时地显示系统或自定义时间。
    2022-08-14 12:30:43下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载