网站首页

基于Verilog HDL的16位超前进位加法器分为3个功能子模块

于 2022-02-05 发布文件大小:7.31 kB

 0  51

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于Verilog HDL的16位超前进位加法器分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用VHDL语言实现的LDPC码的硬件语言实现，对比验证…
用VHDL语言编写的LDPC码硬件实现语言，相对于verilog的，比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple

2023-05-19 11:55:03下载

积分：1
my_test_rw_pack9
基于Verilog HDL的SDRAM控制器。实验条件：工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)

2013-01-31 11:13:26下载

积分：1
等精度测频??
等精度测频法，有需要的可以下载看看哟，word中包含的代码(Equal Precision Frequency Measurement Method)

2020-06-22 11:00:01下载

积分：1
AES-on-FPGA
AES算法在FPGA上的实现，对AES算法所用的器件资源进行了总结(AES on FPGA the Fastest to the Smallest)

2014-12-31 10:06:46下载

积分：1
Vhdl_Programming_Example
vhdl编程语言电子书，英文的，有很多例子(VHDL programming language e-books, in English, there are many examples of)

2009-01-16 20:59:00下载

积分：1
基于FPGA的数字频率计VHDL源码（精确到1.1hz至20.0mhz）
当时是用于课程设计而编写的代码，经过的运行没有错误。精确率很高。基于FPGA的数字频率计VHDL源码（精确到1.1hz至20.0mhz）

2022-02-14 20:48:42下载

积分：1
jt2
基于FPGA的交通灯代码，VHDL语言书写。适合新手学习vhdl语言时使用(FPGA-based traffic light code, VHDL language writing. Suitable for novice learning vhdl language used when)

2013-10-26 13:30:26下载

积分：1
cc
说明： CC217编程序，verilog实现，串行输入串行输出(CC 217 program, to achieve Verilog, serial input serial output)

2014-11-29 15:27:30下载

积分：1
hwref
spartan 3 hardware reference document xilinx

2009-05-22 19:10:33下载

积分：1
det
double edfe trigger d latch

2014-01-07 19:55:29下载

积分：1

696518资源总数
104298会员总数
46今日下载

基于Verilog HDL的16位超前进位加法器分为3个功能子模块

0 个回复

热门标签

热门下载

基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

0 个回复

热门标签

热门下载

基于Verilog HDL的16位超前进位加法器分为3个功能子模块