网站首页

基于FPGA的数字频率计VHDL源码（精确到1.1hz至20.0mhz）

于 2022-02-14 发布文件大小:22.34 MB

 0  75

下载积分: 2 下载次数: 1

我要下载

代码说明：

当时是用于课程设计而编写的代码，经过的运行没有错误。精确率很高。基于FPGA的数字频率计VHDL源码（精确到1.1hz至20.0mhz）

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，...
io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code

2023-04-27 18:40:03下载

积分：1
and VHDL source code
VHDL与源代码包-and VHDL source code

2022-07-21 05:42:10下载

积分：1
XC3S700_UART_Test
红色飓风3S700AN开发板UART测试例程(Red Hurricane 3S700AN development board UART test code)

2013-07-12 00:34:31下载

积分：1
fpuvhdl_latest.tar
浮点数运算的FPGA实现，包括仿真文件。(FPGA realization of floating-point operations, including the simulation file)

2009-09-05 11:20:12下载

积分：1
VHDL_SPISLAVE
spi-slave通信的vhdl实现及其仿真(VHDL implementation of spi-slave communication)

2017-12-16 18:28:15下载

积分：1
3Digit_7segment_ind_decoder
3 Digit BCD to 7 segment indicator decoder

2015-03-05 16:49:04下载

积分：1
Verilog-HDL-tutorial
verilog HDL经典的入门书籍，内容很详细，讲了许多实例，适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)

2013-10-08 20:21:51下载

积分：1
去抖动状态机,外部按键转换状态,同时可去抖动
去抖动状态机,外部按键转换状态,同时可去抖动-To shake state machine, the external key conversion state, while to the jitter

2022-02-07 09:04:28下载

积分：1
fault
fault minimization using genetic algorithm

2013-11-19 20:05:06下载

积分：1
des加密算法的verilog语言的实现
des加密算法的verilog语言的实现-des encryption algorithm to achieve the Verilog language

2023-09-07 20:45:02下载

积分：1

696518资源总数
104297会员总数
29今日下载

基于FPGA的数字频率计VHDL源码（精确到1.1hz至20.0mhz）

0 个回复

热门标签

热门下载