my_test_rw_pack9
于 2013-01-31 发布
文件大小:3438KB
0 70
下载积分: 1
下载次数: 38
代码说明：
基于Verilog HDL的SDRAM控制器。 实验条件： 工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
