-
mealy_sequence
实现米粒状态机
用verilog语言实现状态机的过程(Implement a state machine with a grain of rice verilog state machine language course)
- 2011-11-09 19:02:27下载
- 积分:1
-
自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错
自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错内附pingpang缓存接受的例程,帮助快速构建代码,FIFO请根据器件生成或自编
- 2022-11-19 12:40:04下载
- 积分:1
-
时钟同步的Verilog代码,signal_sync和crossdomain_signal
跨时钟同步功能的Verilog代码,有两个文件,signal_sync和crossdomain_signal
module signal_sync
(
clk_i,
rst_i,
signal_i,
signal_o,
valid_o,
edge_o,
posedge_o,
negedge_o
);
module crossdomain_signal (
input reset,
input clk_b,
input sig_domain_a,
output sig_domain_b
);
- 2022-02-02 17:04:15下载
- 积分:1
-
UDP
用verilog实现的UDP协议,包括arp,udp,ip分段协议等,对于想用FPGA实现TCP/IP协议的人来说,应该会起到一定的帮助作用(Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc., who want to achieve TCP/IP protocol with the FPGA people, should play a helpful role)
- 2021-04-05 04:39:03下载
- 积分:1
-
FPGA读写CF卡
利用FPGA通过IDE PIO模式实现读写CF卡桥接,可使用ARM或DSP等处理器通过FPGA来CF卡读写CF卡,读数据可以达到30MB/s,写数据10MB/s。
- 2022-02-03 07:14:59下载
- 积分:1
-
mips 程序
MIPS 处理器程序,出自于《CMOS VLSI Design and Systems Perspective》书中。可以实现LB、SB、RTYPE、BEQ、J指令,仿真测试可以用。
- 2022-01-26 00:53:13下载
- 积分:1
-
VMD642_CPLD
本例程位于 VMD642_CPLD目录中。
使用 CPLD 实现辅助译码、LED 指示灯控制、看门狗等各种逻辑控制电路。源程序使
用 Verilog HDL书写,编译开发系统使用 Cypress公司的 Warp 6.3。(This routine is located VMD642_CPLD directory. Using CPLD implementation auxiliary decoding, LED indicator control, watchdog, and other logic control circuitry. Written using Verilog HDL source code, the compiler development system using Cypress' s Warp 6.3.)
- 2013-09-13 13:59:52下载
- 积分:1
-
viterbi
viterbi decode by verilog
- 2019-06-18 00:55:40下载
- 积分:1
-
kc705 sdi demo
使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
- 2022-10-08 18:25:03下载
- 积分:1
-
8b10bEncoderDecoder-SourceCode (1)
lattice的官方8b10b代码, 1012年版本,diamond3.5编译。(lattice 8b10b encoder decoder code)
- 2020-08-31 14:58:10下载
- 积分:1