登录
首页 » Verilog » kc705 sdi demo

kc705 sdi demo

于 2022-10-08 发布 文件大小:5.66 kB
0 75
下载积分: 2 下载次数: 1

代码说明:

使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • chaoshengbo_diatance_hc_sr_04
    实现Verilog编程,实现超声波测距模块实现测距功能,并将测得的距离显示在数码管上(Verilog programming is realized, ultrasonic ranging module is realized, and the measured distance is displayed on the digital tube)
    2020-06-17 16:40:02下载
    积分:1
  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • des加密算法的vhdl和verilog源程序
    也是网络上面下载的,个人感觉写的不错,已经用于商业代码中:des加密算法的vhdl和verilog源程序 
    2022-03-03 02:52:27下载
    积分:1
  • Lab12:4位移位寄存器的的设计与实现
    如题所属,简单实现了所需要的4位移位寄存器的功能,简单明了。实现的方式是直接用时钟控制周期,不断循环,根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高,需要很大的降频控制才能达到1秒左右的移位周期,修改时请注意。本实验作为实验系列第12个出现,更多详情敬请期待。
    2022-08-21 09:13:05下载
    积分:1
  • m_vhdl
    伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器,采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值(程序中设定好四种非零初值可选)(m sequence vhdl)
    2009-03-10 21:45:31下载
    积分:1
  • De2 lcd1602显示器控制
    在De2开发板上进行简单的控制lcd1602显示器在指定位置显示出指定的ASCII 字符, 语言是verilog HDL。
    2022-03-24 02:00:22下载
    积分:1
  • ARM-Verilog-HDL-IP-CORE
    ARM处理器的IP核,用verilog编写的,对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)
    2020-09-21 10:27:52下载
    积分:1
  • fifo
    fifo的代码,经过测试可以使用,很有用处,可以放心使用(a fifo module,the code has been tested and it is usefull)
    2010-03-02 22:03:30下载
    积分:1
  • AD转换
    FPGA为altera的EP4CE10F17C8,AD芯片为TLC519,验证成功,可以进行小电压数模转换
    2022-07-27 18:29:40下载
    积分:1
  • 24_Timer
    使用Verilog编写的24位定时器,具有apb 总线接口,可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
    2021-04-27 21:38:44下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载