-
8b10b Verilog
采用verilog语言基于查找表描述8b10b编码源代码(Using Verilog language to describe 8B10B encoding source code based on look-up table)
- 2021-01-27 14:58:41下载
- 积分：1
-
tb_axi4
介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)
- 2020-07-03 08:40:01下载
- 积分：1
-
CRC-Verilog
此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16(this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY)
- 2007-01-03 10:47:43下载
- 积分：1
-
New-Folder
to learn bout development of vhdl code
- 2014-03-15 16:21:38下载
- 积分：1
-
agc
无线通信中接收侧自动增益控制模块的vhdl代码实现(Receive side of the AGC module vhdl code for wireless communications)
- 2020-10-22 14:27:23下载
- 积分：1
-
ahb2apb
ARM m4 FPGA开发模块，用于 ahb2apb的模块接口(ARM M4 FPGA development module for ahb2apb module interface)
- 2017-07-26 22:57:23下载
- 积分：1
-
fir_512_378_mux
512阶高速FIR成型滤波器，四相位复用，树形加法和多级流水线结构。(512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.)
- 2009-10-14 18:25:24下载
- 积分：1
-
project_first
说明： basys3的数字钟，可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
- 2019-06-18 10:37:53下载
- 积分：1
-
Altera Nios 开发项目
Altera SOPC 开发套件，它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM，led 灯和内皮祖细胞。有逻辑的设计举例。
- 2023-08-07 05:00:07下载
- 积分：1
-
AD9764
一个AD9764的基于FPGA的驱动，希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)
- 2013-09-05 01:48:57下载
- 积分：1
