-
DDR3 SDRAM con
基于 Xilinx FPGA，verilog 源代码，DDR3 SDRAM 控制。此程序分布在希望它有用，但没有任何担保; 你可以下载代码，并使用它自由。希望它能帮助你。谢谢你在检查。
- 2022-01-25 18:44:30下载
- 积分：1
-
LCD1602 verilog
LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！
- 2023-06-25 09:20:04下载
- 积分：1
-
system verilog编写的一系列代码
说明： 使用system verilog编写的一系列代码。包括二进制码与格雷码转换，优先编码器，38解码器，计数器等等(system verilog code with testbench.)
- 2020-06-23 08:20:02下载
- 积分：1
-
rough22
采用倍频及1/3、1/12倍频绘制的路面不平度频谱图（自编）(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
- 2013-09-10 16:50:13下载
- 积分：1
-
关于格 CPLD ufm 演示
ufm 演示关于格 CPLD，使用这个项目，可以使用关于格 CPLD 国米闪光
- 2022-02-21 06:54:53下载
- 积分：1
-
TCD1254FGF_Drive
基于FPGA Verilog驱动线性TCD1254GFG传感器驱动程序，驱动频率2MHz，帧率333帧每秒，曝光时间调节范围0-3000us，带数据读取时序1MHz。(The driver of linear TCD1254GFG sensor is driven by Verilog based on FPGA. The driving frequency is 2MHz, the frame rate is 333 frames per second, the exposure time adjusting range is 0-3000us, and the reading time sequence is 1MHz.)
- 2018-08-25 11:19:53下载
- 积分：1
-
counter
基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)
- 2020-06-20 21:00:01下载
- 积分：1
-
gmsk
产生高斯最小相移键控信号的阐述仿真，包括调制解调、信道模型等。(Simulation program to realize GMSK transmission system)
- 2020-11-14 19:49:42下载
- 积分：1
-
RS
说明： 本文设计了基于FPGA的，用verilog HDL语言描述的在伽罗华域GF（ ）上的RS（6,4）编码器。在ISE软件上用verilog HDL语言分别对每个模块进行描述，然后在软件上进行编译、仿真，最终实现RS（6,4）编码，下载之后用chipscope采集数据，分析符合仿真结果，达到设计的要求。(This paper is designed based on FPGA, described by Verilog HDL language in Galois field GF () on RS (6,4) encoder. Using the ISE software Verilog HDL language for each module is described, and then compile, simulation in software, the ultimate realization of the RS (6,4) encoding, after downloading by chipscope data acquisition, the analysis with the simulation results meet the design requirements.)
- 2017-08-25 17:59:14下载
- 积分：1
-
MIPSTOP
misp顶层文件，verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
- 2020-06-18 04:40:02下载
- 积分：1
