网站首页

configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...

于 2022-01-26 发布文件大小:200.49 kB

 0  201

下载积分: 2 下载次数: 1

我要下载

代码说明：

可配置CRC参考设计 xilinx的ip，参考设计文档CRC_xapp562[1].pdf，VHDL语言编写的代码，包含仿真所需文件-configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design document [1]. pdf, prepared by the VHDL code The simulation includes the necessary documents

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

source
说明： I2C MASTER DESIGNED by Verilog

2020-06-18 23:40:02下载

积分：1
verilog___UART
Verilog 编写的串口通信模块带测试代码(Verilog prepared by the serial communication module with a test code)

2012-05-24 20:38:27下载

积分：1
MVB_test
此功能是实现曼彻斯特编码的Verilog代码，经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)

2021-01-03 17:48:56下载

积分：1
volt_mea_disp
本程序是用verilog 编写的模块，用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)

2013-07-26 00:58:35下载

积分：1
设计采用Verilog HDL 16位CPU。
design cpu 16 bits by verilog HDL.

2022-03-11 03:09:04下载

积分：1
"Verilog HDL Design Guide" 4
《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4

2023-06-21 01:20:03下载

积分：1
基于Verilog HDL的16位超前进位加法器分为3个功能子模块
基于Verilog HDL的16位超前进位加法器分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

2022-02-05 08:39:21下载

积分：1
这是最后一个，处理器内部ROM，如有需要，大家就顶
这是最后一个，处理器内部ROM，如有需要，大家就顶-this is the last one, the processors internal ROM, if necessary, on the top you

2022-01-26 08:01:31下载

积分：1
用verilog写的很好的cpu core
用verilog写的很好的cpu core-using Verilog write a good cpu core

2023-06-03 16:40:03下载

积分：1
updown
VHDL Programmes -2 for dumping on FPGA

2014-02-12 00:22:46下载

积分：1

696518资源总数
106235会员总数
12今日下载

configurable CRC Reference Design xilinx the ip, CRC_xapp562 reference design do...

0 个回复

热门标签

热门下载