登录
首页 » VHDL » 基于SOPC EP2C5开发板的I2C总线的A/D D/A例程

基于SOPC EP2C5开发板的I2C总线的A/D D/A例程

于 2022-01-25 发布 文件大小:1.17 kB
0 70
下载积分: 2 下载次数: 2

代码说明:

基于SOPC EP2C5开发板的I2C总线的A/D D/A例程-A/D AND D/A routings interfaced with i2c based on sopc ep2c5

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值...
    不错的介绍verilog的电子文档,对于入门级的新手有不错的参考价值-A good introduction to verilog electronic documents, for the novice there is a good entry-level reference value
    2023-03-11 23:45:04下载
    积分:1
  • based on the nios ii drive the gpa module of altera de1 develop board,it s only...
    基于NIOS驱动ALTERA DE1开发板的GPS模块工程-based on the nios ii drive the gpa module of altera de1 develop board,it s only a reference project
    2023-08-30 05:55:06下载
    积分:1
  • veye_mipi
    说明:  1、 例程功能VEYE-290-LVDS模组视频接入演示。(显示设备必须支持1080p/30或1080p/25的帧率) Veye模组—>MIA701开发板—>HDMI显示设备 2、 本例程硬件平台 MIA701-PCIE开发板,FPGA芯片:XC7A100TFGG484 3、 软件平台Vivado2018.1。 4、 附件含开发板原理图(底板+核心板)(1. Video access demonstration of routine function VEYE-290-LVDS module. (Display devices must support 1080p/30 or 1080p/25 frame rates) Veye Module - > MIA701 Development Board - > HDMI Display Equipment 2. The hardware platform of this routine MIA701-PCIE development board, FPGA chip: XC7A100TFG484 3. Software platform Vivado 2018.1. 4. Appendix contains schematic diagram of development board (bottom + core board))
    2019-04-01 11:08:04下载
    积分:1
  • sparc org, vhdl rtl code
    sparc org, vhdl rtl code
    2022-04-19 15:34:55下载
    积分:1
  • systolic
    脉动乘法器:一个GF(2m)域上的Digit-Serial 脉动结构(Systolic)的乘法器(Pulse Multiplier: a GF (2m) domain on the Digit-Serial pulsation structure (Systolic) the multiplier)
    2020-11-13 10:39:43下载
    积分:1
  • ADAPTIVEFILTER
    采用vhdl代码描述自适应滤波器,具有很好的可参考性,和实用性(Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of)
    2010-02-05 23:37:48下载
    积分:1
  • verilog easy to achieve CPI general
    verilog实现的简易通用型CPI接口-verilog easy to achieve CPI general-purpose interface
    2022-11-22 16:45:03下载
    积分:1
  • 这是我用vhdl语言,在fpga内部做了一个双口ram的程序。我的邮箱:wleechina@163.com...
    这是我用vhdl语言,在fpga内部做了一个双口ram的程序。我的邮箱:wleechina@163.com-This is the language I used vhdl in fpga done an internal dual-port ram procedures. My mail : wleechina@163.com
    2022-05-06 16:15:30下载
    积分:1
  • FPGA RAND 生成伪随机数
    FPGA生成伪随机数,希望对加密的童鞋有用(FPGA generates pseudo-random numbers, we want to be useful)
    2013-08-05 16:43:55下载
    积分:1
  • 《Verilog HDL 程序设计教程》6
    《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
    2022-02-21 13:38:55下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载