-
uart-for-fpga
Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA.
Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit!
The UART controller was simulated and tested in hardware.
- 2020-06-24 22:00:02下载
- 积分:1
-
32位-33M 从模式(target)PCI接口参考设计_lattice
说明: 32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考(32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only)
- 2005-10-24 19:35:04下载
- 积分:1
-
ssi_tx
VHDL同步串口发送部分,基于Xilinx ISE的编程平台(synchronous serial port sending part on VHDL)
- 2021-01-18 20:08:43下载
- 积分:1
-
VHDL-Handbook.pdf
VHDL Handbook by HARDI Electronics AB
- 2015-02-17 17:50:32下载
- 积分:1
-
e2prom_rd
Verilog HDL 读取EEPROM项目的详细构建(Verilog HDL EEPROM read the detailed construction)
- 2013-05-25 11:53:20下载
- 积分:1
-
06_lcd7_touch
基于7Z010的触摸屏驱动程序.开发板使用的是Xilinx公司的Zynq7000 系列的芯片, 型号为XC7Z010-1CLG400C,
400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System(PS)
和可编程逻辑部分 Programmable Logic(PL)。 在 AX7010 开发板上,ZYNQ7000 的 PS
部分和 PL 部分都搭载了丰富的外部接口和设备,方便用户的使用和功能验证。(Touch screen driver based on 7z010)
- 2017-04-20 19:13:06下载
- 积分:1
-
r80515
r80515源代码,包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)
- 2011-04-19 10:14:01下载
- 积分:1
-
Dcache设计
设计了一款Dcache,两路组相联,使用了LRU的替换算法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
- 2022-05-05 17:44:29下载
- 积分:1
-
8 位处理器验证码
这一项目可以用于核查 8 位处理器的性能。您可以开发你自己的 8 位处理器和验证通过代码。此代码是有用的 verilog 平台。
- 2022-03-10 08:58:25下载
- 积分:1
-
无线应用的Viterbi译码器的实现
摘要:
- 2022-07-04 06:23:17下载
- 积分:1