网站首页

Dcache设计

于 2022-05-05 发布文件大小:2.58 kB

 0  73

下载积分: 2 下载次数: 1

我要下载

代码说明：

设计了一款Dcache，两路组相联，使用了LRU的替换算法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog
关于USB开发的verilog开发程序，非常的全面，学习FPGA开发时用得着。(About USB development verilog development process, very comprehensive, learning FPGA development time worthwhile.)

2013-12-26 18:29:35下载

积分：1
AD9764
一个AD9764的基于FPGA的驱动，希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)

2013-09-05 01:48:57下载

积分：1
基于ep4ce22的verilog串口程序
基于ep4ce22的verilog串口程序，可发送24bit，希望能给大家提供帮助。

2022-05-30 03:01:25下载

积分：1
hwref
spartan 3 hardware reference document xilinx

2009-05-22 19:10:33下载

积分：1
基于FPGA的示波器设计
这是基于FPGA的示波器设计，采用verilog描述，硬件为AC620开发板和小梅哥自主设计的ADM9226模块，能基本实现示波器的测量功能。

2022-03-01 12:23:43下载

积分：1
cfi_ctrl
说明： CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)

2020-06-20 17:00:02下载

积分：1
(7,4)汉明码
汉明码学习，以（7，4）为例，仿真正常。(Hamming code learning, taking (7, 4) as an example, the simulation is normal.)

2021-03-29 17:19:10下载

积分：1
clk
sin波形发生图形，应用智能老师款到即发了快速打击 (sin waveform generation graphics application smart teacher paragraph to that made a rapid strike)

2013-02-24 15:46:58下载

积分：1
bcdadd
4-Bit BCD Adder in Verilog

2014-03-26 09:29:21下载

积分：1
GPS 码 nco 码跟踪环累加模块设计
GPS code nco（GPS接收机，基带处理模块中累加模块设计代码，用于码跟踪环。代码设计巧妙，避免了消耗FPGA中比较稀缺的硬件乘法器资源）

2022-02-03 07:30:34下载

积分：1

696518资源总数
104305会员总数
11今日下载

Dcache设计

0 个回复

热门标签

热门下载