登录
首页 » VHDL » VHDL的循环冗余校验发生器和接收器

VHDL的循环冗余校验发生器和接收器

于 2022-01-23 发布 文件大小:4.06 kB
0 48
下载积分: 2 下载次数: 1

代码说明:

VHDL cyclic redundancy check generator und receiver

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 电子设计自动化中的计数器的实现程序,基于VHDL语言完成的
    电子设计自动化中的计数器的实现程序,基于VHDL语言完成的-Electronic design automation in the realization of counter procedures, based on the VHDL language completed
    2023-05-13 11:25:03下载
    积分:1
  • vga编程。实现3种模式的vga控制,分别产生横彩条,竖彩条,棋格彩条的显示...
    vga编程。实现3种模式的vga控制,分别产生横彩条,竖彩条,棋格彩条的显示-vga programming. Realization of the three-mode vga control, generate horizontal color of the color of the shaft, and the chess grid color of the show
    2023-04-18 23:15:03下载
    积分:1
  • OFDM
    OFDM完美出图,信噪比,16QAM星座图,加窗信号时域和频域波形图(Perfect figure, OFDM SNR, 16 qam constellation diagram, add window signal time domain and frequency domain waveform figure)
    2021-04-15 15:08:54下载
    积分:1
  • pipeline_FPGA
    FPGA流水线设计的资料,可以作为学习FPGA开发并行操作的一个经典教材,具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)
    2011-07-02 12:00:57下载
    积分:1
  • FIFO
    Simulation and Synthesis Techniques for Asynchronous FIFO Design
    2013-08-27 16:07:08下载
    积分:1
  • c_fir_ppt
    C语言写得FIR滤波器代码,简单实用,是学习滤波器设计的好材料,附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )
    2020-07-04 03:00:02下载
    积分:1
  • 计数器,用VHDL语言实现。
    Counter written in VHDL.
    2022-11-25 23:35:03下载
    积分:1
  • 各种加法器的 vhdl 代码
    下面是各种文件,有 vhdl 代码和进位保留加法器的验证平台,进行超前进位加法器,等等。综合和代码已经模拟了。 给出的所有加法器是 16 位加法器,并实施新思科技。
    2022-03-07 01:53:22下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • First_conv
    mimo—ofdm线性卷积,实现输入的800位宽的数据同两个序列的卷积(Mimo- ofdm linear convolution 800 bits wide input data with the convolution of two sequences )
    2013-03-30 09:18:56下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载