网站首页

可配置CRC参考设计 xilinx提供的VHDL

于 2022-01-23 发布文件大小:48.71 kB

 0  55

下载积分: 2 下载次数: 1

我要下载

代码说明：

可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VESA Timing
VESA CVT视频参数计算器，输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)

2020-12-23 14:29:07下载

积分：1
sp605_BRD_rdf0033_13.2_c
spartan605评估板测试代码。xilinx官方资料(spartan605 uation board test code)

2014-12-23 22:27:45下载

积分：1
cnt60
de2开发板上的一个小程序模60的计数器/分频器(de2 board developed a small program module 60 of the counter/divider)

2011-11-28 20:28:12下载

积分：1
I2C控制器源代码，Verilog HDL语言，可以直接调用
I2C控制器的源代码，Verilog HDL语言编写，可以直接调用-I2C controller source code, Verilog HDL language, you can directly call

2023-04-28 04:45:03下载

积分：1
New-Folder-(2)
UART communication on SPARTAN 6 it contains tx and rx

2014-09-12 15:30:54下载

积分：1
laplace
Laplace可以应用于图像的锐化，根据其原理，对于Laplace后的图像同样可以进行边缘检测。(Laplace can be applied to image sharpening. According to its principle, edge detection can also be performed for images after Laplace.)

2020-07-15 18:28:50下载

积分：1
FPGA.Implementations.of.Neural.Networks
FPGA神经网络设计（影印本），全英文，很有用(FPGA neural network design (photocopies), all in English, very useful)

2008-05-21 21:14:28下载

积分：1
practica1
binary comparator with register

2012-04-24 17:39:04下载

积分：1
shizhong
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)

2014-01-09 18:29:40下载

积分：1
pll
fpga配置锁相环完整程序，使用quartus IP核，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

2020-06-20 17:00:01下载

积分：1

696518资源总数
104313会员总数
30今日下载

可配置CRC参考设计 xilinx提供的VHDL

0 个回复

热门标签

热门下载