网站首页

基于FPGA状态机实现的I2C Verilog工程

于 2022-01-21 发布文件大小:6.44 MB

 0  53

下载积分: 2 下载次数: 3

我要下载

代码说明：

基于FPGA状态机实现的I2C Verilog工程文件，在多个项目中运用检验，非常可靠，有详尽的注释，可读性非常清晰，需要的可以下载

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

classics_verilog_codes_for_commom_projects
它包含大量用于常见项目的经典verilog代码，如FIFO、add8、RS编码、多路复用等。

2022-03-02 04:53:32下载

积分：1
Verilog RS232代码
Verilog RS232代码，分为三个模块，时钟产生模块，发送数据模块，接收数据模块。整个工程的功能是，你从串口上位机发送什么数据，串口就将该数据重新发送回上位机

2023-02-16 19:05:04下载

积分：1
top-dac
Control with DAC conversion

2011-11-13 19:06:22下载

积分：1
fpga
VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)

2013-01-22 14:44:00下载

积分：1
newViterbi217
基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)

2020-06-29 08:40:01下载

积分：1
Verilog Booth 型乘法器
此文件描述的 verilog booth 型乘法器的代码。源代码是模拟和验证效果会更好

2022-08-21 23:35:26下载

积分：1
i2sound_volume_control
通过代码控制音频编/解码硬件芯片WM8731，通过按键控制音频输出的音量(Audio codec hardware chip WM8731 is controlled by code, and audio output volume is controlled by keys.)

2018-11-27 14:39:51下载

积分：1
浮动点加法器
语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......

2022-09-16 23:30:03下载

积分：1
FPGA-DSP
vhdl编写的FPGA与DSP接口程序，在FPGA内分配了两块双BUFFER与DSP进行通信(vhdl prepared FPGA and DSP interface program, the FPGA within the allocated 2 pairs of BUFFER to communicate with the DSP)

2021-01-08 10:58:51下载

积分：1
数字钟，带调时加闪烁
24小时计时，可调时间，调时时闪烁，同时输入调时信号去抖

2022-01-26 20:17:57下载

积分：1

696518资源总数
104305会员总数
11今日下载

基于FPGA状态机实现的I2C Verilog工程

0 个回复

热门标签

热门下载