登录

最新会员 最新下载

头像 松坂砂糖

成为了本站VIP会员

12月25日 15:38
头像 影

成为了本站VIP会员

12月25日 12:28
头像 waiting

成为了本站VIP会员

12月25日 12:10
头像 .

成为了本站VIP会员

12月24日 23:54
头像 木槿暖夏

成为了本站VIP会员

12月24日 23:29
头像 arctan君。

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：一周内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. xilinx pcie verilog code

用于学习和研究pcie硬件 有完整的仿真testbench及xilinx pcie softcore

1
下载
37
浏览
2023-06-23发布
Verilog Verilog

▍2. FPGA数字电子系统设计与开发实例导航的所有例程

应用背景在工业控制和信息通信中，i2c、usb、mac等通信技术是很频繁的通信手段，代码的好坏决定通信的是否良好，决定产品的性能。关键技术基于fpga、使用verilog语言、FPGA数字电子系统设计与开发实例导航的所有例程，包括mac、usb、i2c等，是很好的参考例子。

1
下载
32
浏览
2023-06-22发布
Verilog Verilog

▍3. 在DE2lcd上实现字符显示

运用verilog语言在DE2上实现LCD的字符显示

1
下载
55
浏览
2023-06-21发布
Verilog Verilog

▍4. rs232串口通信代码

资源描述自己编写的rs232串口程序，仿真通过，并有附带的串口调试助手。

1
下载
58
浏览
2023-06-20发布
Verilog Verilog

▍5. SRAM完整实现——verilog语言

本代码基于Xilinx FPGA开发平台，采用Verilog语言编写，完整SRAM所有功能。已经过测试验证。

1
下载
62
浏览
2023-06-19发布
Verilog Verilog

▍6. 的维特比编码器和解码器的VLSI实现

应用背景前向纠错技术的利用在接收端的错误更正。这是众所周知的数据在无线信道的传输受衰减，失真干扰和噪声，从而影响接收机的接收能力信息。维特比编码和Viterbi译码是一个功能强大的方法正向错误检测和校正。它已被广泛部署在许多无线通信系统，以提高有限容量的沟通渠道。本文的主要目的是描述比较分析各种FPGA器件之间的资源优化设计维特比编码器和解码器的实现。比较的基础是仿真和综合结果。在这个项目中，资源优化的Viterbi解码器的设计采用了追溯架构；关键技术Verilog是一个主要的硬件描述语言（HDL）用在工业界和学术界的verilog硬件设计师非常类似C和电气和计算机工程师最喜欢学习C大学语文。介绍了用Verilog 1985网关系统设计现在公司，Cadence设计系统公司的系统部的一部分。直到5月，1990，用Verilog开放国际的形成（OVI），Verilog HDL是一个专有的语言节奏。Cadence的动机是打开语言的公共领域的期望，市场对Verilog HDL相关软件产品将增长更迅速，更广泛的接受语言。抑扬顿挫，Verilog HDL实现用户需要的其他软件和服务企业要接受语言和发展Verilog设计工具支持。

1
下载
38
浏览
2023-06-19发布
Verilog Verilog

▍7. 三态以太网verilog代码

10_100_1000 Mbps tri-mode ethernet MAC implements a MAC controller conforming to IEEE 802.3 specification. It is designed using less than 2000 LCs/LEs to implement full function. It will use inferred PADs to reduce technology dependancies. The whole project will be finished in TEN weeks inluding verilog coding,RTL level verification. A GUI configuration interface,created by tcl/tk script language,is convenient for configuring optional modules,FiFo depth and verifcation parameters. Furthermore,a verifcation system was designed with tcl/tk user interface,by which the stimulus can be generated automatically and the output packets can be verified with CRC-32 checksum.

1
下载
99
浏览
2023-06-19发布
Verilog Verilog

▍8. 编码的 booth 型乘法器

这是编码的 booth 型乘法器。输入具有 32 位和输出是 64 位。您可以使用 is_signed 信号来确定符号和无符号的输入和输出 ！

1
下载
39
浏览
2023-06-18发布
Verilog Verilog

▍9. DPSK的FPGA调制

基于FPGA的DPSK调制，包括matlab仿真代码，NCO载波发生器，绝相变化，上变频等，基于Altera FPGA实现，并通过仿真验证。

1
下载
85
浏览
2023-06-18发布
Verilog Verilog

▍10. 数字手电筒

涉及三个文件： 源文件、 鼓励文件和验证文件，可以调节整体工作的一个基本的手电筒

1
下载
62
浏览
2023-06-16发布
Verilog Verilog

▍11. dual-mode，turbo译码器

应用背景Turbo码是性能接近Shannon极限的纠错码，广泛应用于现代通信系统中，未来通信技术的发展迫切需要支持双模或多模编译码器。Log-MAP算法作为LDPC码和Turbo码的译码算法，并将Turbo码的简化算法查表法应用于LDPC码。关键技术Turbo码采用递归系统卷积码作为级联的分量码，在迭代译码过程中，分量码译码器之间相互交换软信息来提高Turbo码的译码性能，其译码算法主要包括最大后验概率算法（Maximum A Posterior Possibility，MAP）及其简化算法和软输出Viterbi算法（Soft Output Viterbi Algorithm，SOVA）。

2
下载
48
浏览
2023-06-15发布
Verilog Verilog

▍12. verilogVGA驱动

完整的verilog编写的源代码，根据实际所用的器件，修改相关参数，就可实现VGA的驱动。

1
下载
346
浏览
2023-06-15发布
Verilog Verilog

▍13. 状态机实现cordic算法

本代码实现16位数据的sin cos 计算，已经通过测试并且显示正确的波形图文件，仿真通过。在计算是很有帮助。本代码为原创代码，不同于流水线实现，而是以时间换取的面积。

1
下载
351
浏览
2023-06-14发布
Verilog Verilog

▍14. 电梯控制器

这个项目的目的是要为想要建立时序控制电路的数字化设计实验提供一个模型。设计的电路模拟电梯的运作。仿真器有输入来控制电机，其方向、 门、 灯等。它还具有输出信号调用按钮、 液位传感器和安全。使用 Verilog 硬件描述语言和使用四个 22V10 小的可编程逻辑器件 （学童） 实现，设计的电路。提供了三级安装示例电梯控制器。

1
下载
100
浏览
2023-06-13发布
Verilog Verilog

▍15. Cordic实现Sin Cos, Verilog

verilog语言实现的cordic算法，计算sin cos三角函数

1
下载
408
浏览
2023-06-11发布
Verilog Verilog

▍16. 基于System Generator的最大值求解

最大值求解是利用System Generator平台实现的比较方便不用自己写verilog代码就可以在Xilinx平台下使用，非常方便实用！

1
下载
352
浏览
2023-06-09发布
Verilog Verilog

▍17. 7位数码管的显示

实现7位数码管的显示，可以优先解决用户很多问题，不懂得可以问我，不用客气，7位数码管的显示很简单的

1
下载
378
浏览
2023-06-09发布
Verilog Verilog

▍18. 随机计数的计数器Verilog代码

Verilog代码随机计数器计数的随机数，根据要求，

1
下载
107
浏览
2023-06-09发布
Verilog Verilog

▍19. 光标移动程序_verilog

光标移动程序适合新人学习，对于新人提升自身能力比较好，让新人快点掌握写程序的基本思想.

1
下载
67
浏览
2023-06-08发布
Verilog Verilog

▍20. ecc verilog

这是一个用verilog实现的ECC代码，里面有C文件用于功能验证

2
下载
112
浏览
2023-06-07发布
Verilog Verilog

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！