登录

最新会员 最新下载

头像 松坂砂糖

成为了本站VIP会员

12月25日 15:38
头像 影

成为了本站VIP会员

12月25日 12:28
头像 waiting

成为了本站VIP会员

12月25日 12:10
头像 .

成为了本站VIP会员

12月24日 23:54
头像 木槿暖夏

成为了本站VIP会员

12月24日 23:29
头像 arctan君。

成为了本站VIP会员

12月21日 19:40
已选条件
  1. 编程语言：Verilog
  2. 代码类别：所有
  3. 发布时间：一周内
全部撤销
编程语言 更多 收起
代码类别 更多 收起
发布时间
更多选项

▍1. 四选一多路选择器

四选一多路选择器,使用Verilog语言实现了多路选择器，可以通过FPGA实现四选一多路选择器，数字逻辑电路的相关内容。欢迎大家下载，使用vivoda打开，烧写在开发板上。

1
下载
78
浏览
2022-12-23发布
Verilog Verilog

▍2. Verilog 加法器代码

这是Verilog的加法器的代码。并且还包括：脉动进位加法器。我希望这将是对你有帮助。

1
下载
102
浏览
2022-12-23发布
Verilog Verilog

▍3. FPGA图像采集与显示

cmos摄像头采集，经sdram缓存有FPGA控制VGA输出，基于xlinx 的ep4ce6实现

1
下载
55
浏览
2022-12-22发布
Verilog Verilog

▍4. 32位计数器 Verilog

实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。

1
下载
65
浏览
2022-12-19发布
Verilog Verilog

▍5. 6502原码

6502原码，即视频编码方面的代码，对初学者有好处，大家喜欢的话记得顶一下哈，好不容易才能弄个出来啦的

1
下载
61
浏览
2022-12-17发布
Verilog Verilog

▍6. verification environment to verify synchronous FIFO

-&同步FIFO的验证环境。

1
下载
55
浏览
2022-12-14发布
Verilog Verilog

▍7. 设计高性能的 64 位 MAC 单元

一种高性能 64 位乘法器累加器 （MAC） 的设计是本文实现的。MAC 单元 执行中的重要操作 很多的数字信号处理 （DSP） 的应用程序。乘数被设计使用改性的华莱士乘数 和加法器通过进位保留加法器。

2
下载
49
浏览
2022-12-14发布
Verilog Verilog

▍8. ds18b20温度传感器

ds18b20温度传感器，通过状态机对传感器分别进行初始化，访问寄存器，读取数据，将读取到的数据显示到数码管当中，实现温度传感的功能。18b20主要是3个状态机，一个主状态机和两个嵌入的状态机。

1
下载
55
浏览
2022-12-14发布
Verilog Verilog

▍9. FPGA 的UDP实现

FPGA 的UDP实现，能够实现ARP、IP、UDP协议。已经通过验证。

1
下载
66
浏览
2022-12-13发布
Verilog Verilog

▍10. 在FPGA上实现的定码长3/4码率LDPC码编译码器

本编译码器，为码长在信息位为288码长，码率为3/4的短码LDPC编译码器，目前为最出版串行编译码，资源占比小，模块化，可扩展为半并行，缩短延时，LDPC矩阵可根据需要定制变更，测试平台文件在文件夹中的simulation中。

2
下载
51
浏览
2022-12-12发布
Verilog Verilog

▍11. 自己写的Verilog实现状态机1101；用于Xilix的Basis2 开发板。

本实列自己写的状态机1101序列检测，已经在modesim上面测试通过，使用两个always块，一个写组合逻辑电路，一个为时序逻辑电路。需要的可以看看

1
下载
58
浏览
2022-12-12发布
Verilog Verilog

▍12. verilog HDL语言的综合实验

BM1拨上实现流水灯功能（用LED灯显示） BM2拨上实现ADC0804功能（用数码管显示） BM3拨上实现TLC5620功能（用数码管显示） BM4拨上实现点阵功能（用16*16点阵显示“欢”） BM5拨上实现LCD1602功能（用1602液晶显示“学号”（第1行），“姓名（拼音）（第2行） BM6拨上实现频率计功能（用数码管显示频率值）

1
下载
67
浏览
2022-12-11发布
Verilog Verilog

▍13. FPGA COMS传感器接口 LCD 移动终端源代码

用FPGA实现COMS传感器接入，LCD控制，及与ARM通信的源代码，包含matlab仿真及硬件原理图和手册，非常全面

1
下载
63
浏览
2022-12-10发布
Verilog Verilog

▍14. cpu32 _加法器

介绍 verilog 语言，用于实现包括乘法计算两个 32 位数字。在码，我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

1
下载
73
浏览
2022-12-10发布
Verilog Verilog

▍15. 哈夫曼树绘制

通过matlab代码对一组输入的字符串进行编码后，通过matlab内置函数对进行编码后的字符串进行哈夫曼树绘制。 通过matlab代码对一组输入的字符串进行编码后，通过matlab内置函数对进行编码后的字符串进行哈夫曼树绘制。

1
下载
70
浏览
2022-12-07发布
Verilog Verilog

▍16. LineBuffer仿真

在Verilog的编写中，IP核的调用会使项目的开发更加方便快捷，对于初学者来说，IP核调用很抽象，通过一个具体的简单的的例子可以使大家更清晰明了的理解IP核的调用，对Verilog的学习是有帮助的。

1
下载
77
浏览
2022-12-06发布
Verilog Verilog

▍17. 4点基2按时间抽取的FFT处理器设计

基于Verilog HDL的4点流水线式FFT处理器设计。采用按时间抽取的基2编写。

1
下载
64
浏览
2022-12-06发布
Verilog Verilog

▍18. risc

risc（精简指令集计算机）用于更快的操作。这段代码是一个可综合的代码，可以在硬件上实现。

1
下载
40
浏览
2022-12-05发布
Verilog Verilog

▍19. DDS数字频率合成

应用背景DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成DDS数字频率合成关键技术阿萨德哈撒电话撒娇的好看撒电话卡收到货看上的卡上的环境阿德阿达说的按时的卡的哈可敬的按实际打开速度阿加莎的话速度快的话阿是看得见阿克苏的较好的按键大开杀戒的话爱上空间的好看撒的阿克苏加大号上大红大框架是的哈上空间的哈桑来看的见阿达 

1
下载
59
浏览
2022-12-05发布
Verilog Verilog

▍20. 256分16位FFT

应用背景256、分 ；  16；FFT执行一个基2快速傅里叶变换FFT架构。在一个等级的基础上，每一个等级都有自己的蝴蝶和等级，并用记忆从彼此分离交织器。 ；该FFT可以执行calcualations关于连续和数据流的数据（一个数据一套接一个的），多了，输入和输出通过对，增加带宽加倍。并；关键技术256、分 ；  16；FFT

1
下载
72
浏览
2022-12-04发布
Verilog Verilog

Copyright© 2019-2024 | Powered by Imdn | 浙ICP备16007336号 | IMDN交流 | 联系客服（QQ：3324461878）

本网站资源收集自网络及网站用户上传，若有侵权请邮件至（3324461878@qq.com），核实后我们会在24小时内删除，谢谢！