登录
首页 » Verilog » 在FPGA上实现的定码长3/4码率LDPC码编译码器

在FPGA上实现的定码长3/4码率LDPC码编译码器

于 2022-12-12 发布 文件大小:21.02 MB
0 52
下载积分: 2 下载次数: 2

代码说明:

本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ATM 实施
    在这里它是 "ATM" 使用 Verilog hdl 语言。希望它会对你有用。 这里是 "ATM" 使用 Verilog hdl 语言。希望它会对你有用。
    2022-03-04 15:14:53下载
    积分:1
  • 多周期cpu实现 计算机组成
    多周期CPU源代码 verilog 自己写的 有仿真 实现了22条指令 比较完善 计算机组成课上的作业 没有根据实验书写,是自己实现的,代码稍微繁杂
    2022-01-26 08:28:39下载
    积分:1
  • 仲裁者Verilog
    这是编码在 Verilog 用于由 4 个不同端口循环赛样式选择仲裁。理解的状态机的概念,最后我已经编写了代码和台架测试,验证之后它彻底, 请看下面的代码, 注意;-它是有一个轮循仲裁设计一样 我们的任务和功能的一部分是,它不得不等待下一个请求按递增的顺序,直到它给格兰特为该请求。
    2023-03-20 13:05:03下载
    积分:1
  • VGA图像
    此代码显示图像(BMP)进行监控。该代码有C编程(bmp图像==> COE文件)所以,我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像,改变memaddr一部分。
    2022-02-16 00:13:54下载
    积分:1
  • halfband
    verilog写的39阶通带为20KHz的半带fir滤波器,经测试正确。(verilog halfband FIR)
    2020-12-25 14:29:04下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • EEPROM_at25320a
    Commponent for drivering EEPROM memory AT25320 from Avalon bus.
    2013-11-22 00:04:04下载
    积分:1
  • SRAM_16Bit_512K
    说明:  VHDL语言写的SRAM控制程序,在开发板上验证过。(Written in VHDL SRAM control procedures, the development board verified.)
    2010-05-04 09:12:20下载
    积分:1
  • FPGA-LCD
    关于FPGA针对LCD资源配置,及相关电路层次关系(LCD FPGA)
    2012-09-18 22:47:41下载
    积分:1
  • DPLL
    基于VHDL语言的DPLL电路的设计,给出了设计方案和部分源代码 (DPLL)
    2010-05-11 19:34:11下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载