▍1. Tcd1500c 时序代码
该代码主要是针对TCD1500c 的时序图，用verilog 语言实现的TCD1500c的时序图，利用modelsim 进行仿真，并且通过测试。
更多选项
▍2. vhdl,无进位同步计数器，完成6进制加，输出6进制序列数
vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
▍3. 实现PWM波型....使用VHDL语言
实现PWM波型....使用VHDL语言-Realization of PWM waveform using the VHDL language ....
▍6. 这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用...
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用-This is written in Verilog HDL with adjustable duty cycle frequency controller, can be hung on the Avalon bus use
▍7. ep2c5 实现 逻辑门 verilog语言，quartus 2 仿真
ep2c5 实现 逻辑门 verilog语言，quartus 2 仿真-ep2c5 the realization of logic gates verilog language, quartus 2 Simulation
▍8. Realize four kinds of common sine wave, triangle, sawtooth, square wave (A, B) t...
实现4种常见波形正弦、三角、锯齿、方波（A、B）的频率、幅度可控输出（方波 A的占空比也是可控的），可以存储任意波形特征数据并能重现该波形，还可完成 各种波形的线形叠加输出。 -Realize four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency, magnitude controllable output (square wave A, is also a controllable duty cycle), can store arbitrary waveform feature data and can reproduce the waveform, but also completed a variety of linear superposition of the output waveform.
▍9. IIC主设备的代码实现（verilog),从设备模型
IIC主设备的代码实现（verilog),从设备模型-IIC main equipment of the code (verilog), from the device model
▍10. 自己使用VHDL语言编写的24位寄存器.主要用于DDS中
自己使用VHDL语言编写的24位寄存器.主要用于DDS中-24bit_register
▍11. 一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件，可以直接下载使用！...
一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件，可以直接下载使用！-A VHDL design with the use of powerful 32-bit CPU, this file contains the Xilinx company on the ml505 FPGA code and configuration files, you can direct download!
▍12. 树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算...
树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算-Square root of the tree-type divider-type device to achieve VERILOG
▍13. Traffice LED Controller base on FSM
Traffice LED Controller base on FSM 1. for crossroad, each road with 3 led: green, red, yellow. 2. only use one counter.
▍14. 一个PS2 IP CORE(VHDL) for FPGA
一个PS2 IP CORE(VHDL) for FPGA-A PS2 IP CORE (VHDL) for FPGA
▍16. 跑马灯VHDL程序
跑马灯（几个LED灯动态闪烁，产生特定方波信号如01010111要用到单个LED灯，请尝试修改paomadeng程序完成）、数码管显示（例如在三个数码管上显示“sos”）、蜂鸣器、LED点阵显示等程序，现在综合如下，其中xx是按键防抖模块，可以不加。
▍17. The document may download to FPGA chip to complete the clock divider,serial
本文件是可以直接使用下载到FPGA里面使用，里面包含时钟分频电路，串并转换和并串转换电路，多通道信号加权的乘加电路等。-The document may download to FPGA chip to complete the clock divider,serial-to-parallel,parallel-to-serial,and multiple-add circuit for multiple channels weight calculation
▍18. modelsim设计的可调占空比的方波程式
modelsim设计的可调占空比的方波程式-modelsim designed adjustable duty cycle of the square wave program
▍19. 中科院VHDL学习资料，很好的东西，希望对大家有用
中科院VHDL学习资料，很好的东西，希望对大家有用-Chinese Academy of Sciences VHDL learning materials, a very good thing, everyone would like to be useful
▍20. vhdl 加法器 vhdl 加法器 vhdl 加法器
vhdl 加法器 vhdl 加法器 vhdl 加法器-vhdl adder vhdl adder vhdl adder
本站资源：696518 个
本站会员：104353 个
总计下载：494898 次
今日上传：0 个
- 优秀论文及配套源码 SVM Short-term-Load-Forecasting
- 综合能源优化含储能
- 用遗传算法改进粒子群GA-PSO算法
- 通过粒子群能够很好的解决优化问题 pso
- 天牛群算法 BSO
- 混沌粒子群优化算法
- 2019年中国研究生数学建模竞赛E题
- 智能算法的Matlab仿真程序及教程
- 《MATLAB R2016a神经网络设计与应用28个案例分析》随书代码
- BAS BP论文及代码
- denoising
- Airy 基模高斯光束
- EMS Microgrid
- 2012年全国大学生数学建模竞赛题目--葡萄酒的评价Wines-Evaluation
- GA-bp
- 本人调试的大作业 源程序模型+论文 intelligent_control_modle
- LSTM的例子、单向LSTM、双向LSTM、多层LSTM
- 遗传算法优化BP网络案例
- 通过yalmip平台调用cplex求解器 microgrid Cplex
- 基于lstm算法在MATLAB对短期风速进行预测 LSTM-regression-master
