登录
首页 » VHDL » vhdl,无进位同步计数器,完成6进制加,输出6进制序列数

vhdl,无进位同步计数器,完成6进制加,输出6进制序列数

于 2022-09-12 发布 文件大小:36.80 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

vhdl,无进位同步计数器,完成6进制加,输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用CORDIC实现直角坐标的转换,用VHDL乙酰胆碱…
    利用cordic实现直角坐标与极坐标的转换,用vhdl实现-use cordic achieve very Cartesian coordinates with the conversion, with vhdl achieve
    2022-03-25 16:23:25下载
    积分:1
  • vhdl adder with two input 4
    vhdl adder with two input 4-bit and output of 4 bits and carry
    2022-11-16 00:35:03下载
    积分:1
  • QPSK_DDS
    说明:  Implementing QPSK using DSS
    2020-01-14 06:00:57下载
    积分:1
  • manchester_verilog
    manchester_verilog源代码(manchester_verilog source code)
    2008-07-11 08:50:53下载
    积分:1
  • LDPC
    LDPC Encoding Ebook Tetourial code
    2021-03-23 08:49:15下载
    积分:1
  • Acoustic-Fingerprinting-master
    说明:  acousting fingerprint enhancement
    2019-06-03 21:23:50下载
    积分:1
  • 这个信息有100个实例,是一个很好的学习参考。对于那些水
    本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
    2022-01-23 10:02:48下载
    积分:1
  • iic
    iic 总线 verilog 源代码 标准i2c总线, 有sda scl 时钟,频率自定(IIC bus standard Verilog source code i2c bus, has sda scl clock, the frequency of self-)
    2007-10-24 17:52:33下载
    积分:1
  • Push_Boxes
    说明:  在Xilinx环境下编写的vhdl程序,实现推箱子的游戏任务,界面很漂亮。(Xilinx environment in the preparation of the VHDL program, realized the game viewing tasks, the interface is very beautiful.)
    2006-04-27 22:05:39下载
    积分:1
  • FPGA_can
    实现基于FPGA的控制MCP2515发送的程序,本人编写通过测试,希望提供帮助(FPGA-based control program sent MCP2515, I write to pass the test, hoping to help)
    2020-12-31 09:28:59下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载