登录
首页 » Verilog » 并行LMS均衡FPGA实现

并行LMS均衡FPGA实现

于 2023-09-08 发布 文件大小:4.57 kB
0 37
下载积分: 2 下载次数: 1

代码说明:

实现FPGA的并行LMS均衡,主要是均衡计算权值系数的算法过程,verilog语言,模块的输入为输入的X信号,输出为权值系数W,以及最后的输出Y。实现了LMS 的并行均衡过程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SignalTap-II-instruction
    对于学习FPGA的同学来说仿真是必不可少的流程 但是仿真的方法signal tap是必须掌握的(For students learning FPGA simulation is an essential process but the simulation method tap signal is a must)
    2016-04-18 16:28:51下载
    积分:1
  • AD9250 204b Verilog源码
    说明:  AD9250是一款双通道14位ADC,最高采样速率250 MSPS,JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)
    2021-04-14 11:01:55下载
    积分:1
  • FFT
    64-point FFT/IFFT processor architecture : Rrdix-SDF
    2013-01-13 06:29:57下载
    积分:1
  • ps2_mouse
    ps2 mouse controller
    2008-09-27 21:29:42下载
    积分:1
  • my_lift
    电梯控制,包括楼层按键相应,显示上下状态。(Elevator control, including the floors of the corresponding button to show the whole state.)
    2008-04-24 10:15:52下载
    积分:1
  • 设计 verilog 蓝牙模块
    蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈
    2022-01-21 00:55:09下载
    积分:1
  • fifo
    fifo是大多数设计中非常重要的模块;
    2022-02-27 06:51:03下载
    积分:1
  • ISE
    设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
    2015-12-11 21:16:12下载
    积分:1
  • 基于FPGA的SDRAM 模块-单字读写
    驱动 SDRAM 而言,简单可以分为以下四项操作: (一) 初始化 (二) 刷新操作 (三) 读操作 (四) 写操作 初始化令 SDRAM 就绪,刷新操作就是不失掉内容(数据),读操作就是从 SDRAM 哪 里读取数据,写操作就是向 SDRAM 写数据。其中,读写操作又有单字读写,多字读写 还有页读写。 本代码针对单字读写
    2022-03-21 13:15:08下载
    积分:1
  • fadd16
    实验用16位全加器的VHDL代码,适合初学者学习,数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)
    2010-05-11 20:37:34下载
    积分:1
  • 696524资源总数
  • 103938会员总数
  • 55今日下载