登录
首页 » Verilog » H.264 VHDL Encoder

H.264 VHDL Encoder

于 2022-02-21 发布 文件大小:389.66 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统,具有小型、高效、低功耗的组件,可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像,适用于相机头和低功耗录像机。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE2_CCD_detect
    de2,altera fpga
    2011-04-14 11:14:32下载
    积分:1
  • 进位选择加法器
    应用背景这里的代码文件中所包含的电子与尊重加法器,结果和截图的加法器,加法器或夏天是一个数字逻辑电路进行数字的加法。在许多计算机和其他类型的处理器,加法器用于不仅是在算术逻辑单元,而且在处理器的其它部分,在那里他们被用来计算地址表指标、递增和递减运算符,和类似的操作。虽然加法器可以构造许多数值表示,如二进制编码的十进制或余三,最常见的加法操作的二进制数。在情况下,二进制补码或反码是用来表示负数,它是微不足道的修改成–加法器加法器减法器。其他符号数表示需要一个更复杂的加法器。关键技术这是文件包含所有类型的加法器是使用Verilog和silmulated在Xilinx回报等硬件描述语言Verilog软件编程语言不同,因为
    2022-03-10 12:47:08下载
    积分:1
  • 编码器信号转换程序
    编码器信号的转换,用于控制打印机,UV平板打印机的喷头驱动输出信号,控制Y轴移动,需要将信号转换为运动控制器识别的信号才可以控制其运动。
    2022-10-20 19:55:03下载
    积分:1
  • 基于VHDL的UART控制器设计
    UART模块的VHDL语言设计(Design of VHDL language based on UART module)
    2017-11-13 23:56:26下载
    积分:1
  • FPGA_Timing_Constraints_byCamp
    简要地说明时序约束的内容,对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)
    2013-10-30 23:20:53下载
    积分:1
  • ecc verilog
    这是一个用verilog实现的ECC代码,里面有C文件用于功能验证
    2023-06-07 15:15:04下载
    积分:1
  • My_POC
    Simulating the functions of POC.(Simulating the functions of POC. In VHDL, with ISE.)
    2017-09-12 15:12:32下载
    积分:1
  • verilog编写的248分频器
    用verilog hdl编写的248分频器,有助于对verilog编程语言的了解,可直接用于FPGA编程
    2022-07-09 21:13:38下载
    积分:1
  • AD9764
    一个AD9764的基于FPGA的驱动,希望对有需要的朋友有所帮助(An AD9764 FPGA-based drive, we want to help a friend in need)
    2013-09-05 01:48:57下载
    积分:1
  • FPGA、Verilog浮点计算加减乘除
    FPGA、Verilog浮点计算加减乘除四则运算
    2022-05-08 06:42:41下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载