登录
首页 » Verilog » H.264 VHDL Encoder

H.264 VHDL Encoder

于 2022-02-21 发布 文件大小:389.66 kB
0 55
下载积分: 2 下载次数: 1

代码说明:

nova是一个低功耗的H.264/AVC基线解码器,面向移动应用。它是一种专用的、全硬连线的ASIC设计,不使用任何GPP/DSP核心。H.264硬件编码器被设计成一个模块化系统,具有小型、高效、低功耗的组件,可以完成定义良好的任务。设计的主要目的是使一个可伸缩的编码器适用于百万像素的图像,适用于相机头和低功耗录像机。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Example-3-1
    说明:  经过验证的经典实例,完全正确的。适合于入门新手的实例,仅供交流使用。(fpga exampe)
    2009-08-17 22:07:13下载
    积分:1
  • 8bit_frequency_meter
    设计一个8位的简易频率计,测出信号的频率,即1s内变化的次数。(An 8-bit simple frequency meter is designed to measure the frequency of the signal, i.e. the number of changes in one second.)
    2020-06-21 13:40:01下载
    积分:1
  • verilog
    用fpga制作一个音乐播放器,此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
    2020-12-14 09:09:14下载
    积分:1
  • function_automatic
    Verilog使用automatic function的範例(Verilog example of the use of the automatic function)
    2009-06-18 12:01:30下载
    积分:1
  • VGA
    verilog vga 图像处理(verilog vga)
    2013-10-15 19:00:16下载
    积分:1
  • Get-20-point
    this program get 20 point from user and draw functions.
    2014-01-09 03:25:06下载
    积分:1
  • all clock
    说明:  数字钟通过verilog实现,并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:01下载
    积分:1
  • DDS 正弦波发生器
    基于DDS的正弦波信号发生器,Quartus工程,输出频率根据clk确定,一个周期内采样256个点,输出精度为8位,未添加滤波器模块
    2022-12-27 17:50:04下载
    积分:1
  • EasyFPGA030例程代码
    这个源代码是EasyFPGA030的例程。欢迎大家下载、试用。谢谢大家的支持!
    2022-02-07 01:41:07下载
    积分:1
  • selfmade UART HDL code
    用veriloghdl编写的自制UART。在modelsim下
    2022-02-06 08:15:25下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载