登录
首页 » VHDL » vhdl coding for Carry Select Adder

vhdl coding for Carry Select Adder

于 2023-08-26 发布 文件大小:11.05 kB
0 45
下载积分: 2 下载次数: 1

代码说明:

这是一个vhdl代码的进位选择加法器及其工作100%。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sram_saa1117verilog
    图像采集、存储控制verilog源代码,fpga控制SAA1117,采集数据存储到sram,仿真编译测试都能通过(Image acquisition, storage, control verilog source code, fpga control SAA1117, collecting data to sram, simulation tests can be compiled by)
    2020-07-09 21:58:55下载
    积分:1
  • 分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设...
    分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法,在利用FPGA实现数字信号处理方面发挥着重要的作用,可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up
    2022-03-07 11:31:33下载
    积分:1
  • TOPWAY-UC1698-AppNote-V0.2
    UC1698U驱动160*160LCD中文应用及例程(UC1698U driver 160* 160LCD Chinese applications and routines)
    2013-05-23 09:25:56下载
    积分:1
  • uart-for-fpga
    Simple UART for FPGA is UART (Universal Asynchronous Receiver & Transmitter) controller for serial communication with an FPGA. The UART controller was implemented using VHDL 93 and is applicable to any FPGA. Simple UART for FPGA requires: 1 start bit, 8 data bits, 1 stop bit! The UART controller was simulated and tested in hardware.
    2020-06-24 22:00:02下载
    积分:1
  • 1024-point-FFT-in-verilog.pdf
    1024 点得快速傅里叶变换算法 FPGA in verilog(1024 point FFT on a FPGA written in verilog)
    2014-03-26 22:56:23下载
    积分:1
  • emif_tt
    实现dsp与fpga的emif的verilog异步实现,可实现异步读写以及相应功能模块控制,文件中包含仿真后的波形图形以及仿真测试程序,运行环境quartus ii11.0,仿真环境mmodelsim se 6.5d(Achieve dsp and fpga verilog asynchronous implementation of the emif, enabling asynchronous reading and writing as well as the corresponding function module control, the document contains graphics, and after the simulation waveform simulation testing procedures, operating environment quartus ii11.0, simulation environment mmodelsim se 6.5d)
    2020-12-04 15:59:23下载
    积分:1
  • 用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间...
    用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间-Using FPGA to achieve CRC algorithm, only one pulse will be able to realize, than the traditional algorithm greatly saving time shift
    2022-07-14 15:39:31下载
    积分:1
  • uart_tx
    FPGA UART 发送端程序 verilog语言编写 9600波特率 实用(UART transmit side program verilog language 9600 baud)
    2013-08-14 16:33:34下载
    积分:1
  • frequency-digital-phase-measuring-
    低频数字式相位测量仪,数码管显示相位差,精度为0.1(Low frequency digital phase measuring instrument, digital pipe display phase difference )
    2011-08-10 00:45:49下载
    积分:1
  • the transmitter and receiver modules for serial communication
    the transmitter and receiver modules for serial communication
    2022-07-22 02:02:39下载
    积分:1
  • 696518资源总数
  • 104292会员总数
  • 28今日下载